真乄科技業的頂尖投資團隊

EDA 供應商 Cadence Design Systems 日前宣佈，已運用 IBM 的 14nm 絕緣層上覆矽(SOI) FinFET 製程開發一款基於 ARM 處理器的測試晶片。該晶片採用 ARM Cortex-M0 核心，這也是 ARM, Cadence 和 IBM 共同開發 14nm 及以下節點 SoC 之三方合作協議的一項成果。
該晶片是為了檢查採用 14nm 節點之晶片的參數和IP所設計。除了 ARM 核心以外，這款測試晶片還包含了 SRAM 和其他電路模組。 Cadence 表示，這款晶片可為 ARM 基於 FinFET 的實體IP開發提供必要的特徵資料。另外，該設計還可支援雙重圖案微影。

全球電子設計創新領先企業Cadence設計系統公司日前宣布其Allegro 16.6 Package Designer與系統級封裝(SiP)佈局解決方案支持低端IC封裝要求，滿足新一代智能手機、平板電腦、超薄筆記本電腦的需要。Allegro 16.6 Package Designer與Cadence SiP Layout的新功能包括芯片置入腔體的支持，一種能提高效率的全新鍵合線應用模式，以及一種晶圓級芯片封裝（WLCSP）功能，為IC封裝設計提供業界最全面的設計與分析解決方案。
“高端與新一代IC封裝設計的要求越來越高，這驅使著我們使用創新的設計工具與技術才能滿足客戶的需要，”Amkor的產品管理部門副總裁Choon Heung Lee說，“根據我們對Allegro Package Designer和Cadence SiP Layout的測試，我們希望Cadence的IC封裝設計解決方案可以幫助我們解決高級封裝設計日益嚴峻的挑戰。”

近年隨智能行動裝置持續對於「輕薄」、「低功耗」能力的迫切需求，「輕薄短小」已成行動裝置的設計圭臬，因此，面對未來芯片設計之趨勢，為免因主打微型設計而無法兼顧效能的情況，透過矽穿孔(TSV)技術將芯片堆疊成立體形式的三維芯片(3D IC)，已成為既節省佔位空間又能不犧牲效能的必經之路，3D IC將憑藉著更低的成本、更小的體積，以及推動芯片功能進化等優勢，成為未來半導體產業的新典範。

根據市調研究機構Yole Developpment預測，自2009~2012年3D IC芯片市場的年復合成長率將超過60%，而去年全球使用TSV封裝的3D IC或3D WLCSP平台(包括CMOS影像傳感器、環境光傳感器、功率放大器、射頻和慣性MEMS元件等)產值約為27億美元，並預估在2017年成長到400億美元，佔半導體市場產值9%，更加證明3D IC是半導體封裝的必然趨勢，唯實體製造、集成和產業平台的商業模式等層面仍存在許多挑戰。

國際研究暨顧問機構Gartner發布最新預測，2012年全球晶圓設備（WFE）支出總計314億美元，較2011年的362億美元下滑了13.3%。儘管晶圓設備市場在2013年可望有所改善，但預期仍不會恢復正成長，預估當年的支出規模為312億美元，較2012年微減0.8%。全球晶圓設備市場直至2014年才有望重回正成長軌道，預估支出規模可望2013年增加15.3%達359億美元。

台積公司宣佈推出整合JEDEC 固態技術協會（JEDEC Solid State Technology Association）Wide I/O行動動態隨機存取記憶體介面（Wide I/O Mobile DRAM Interface）的CoWoS測試晶片產品設計定案，此項里程碑印證產業邁向系統整合的發展趨勢，達到更高頻寬與更高效能的優勢並且實現卓越的節能效益。

根據SEMI最新公布的年度半導體矽晶圓出貨預測報告，2012年矽晶圓總出貨量預計相當於去年水準，而預計2013和2014年則將穩健成長。2012年全球拋光矽晶圓(polished silicon wafer)與磊晶圓(epitaxial silicon wafer) 合計出貨量預計有8,901百萬平方英吋(million square inches，MSI)，而2013年將增加至9,400百萬平方英吋，到2014年出貨量則成長到9,965百萬平方英吋(見下表)。

台積公司宣佈成功推出支援20奈米製程與CoWoS（Chip on Wafer on Substrate）技術的設計參考流程，展現了該公司在開放創新平台（Open Innovation Platform, OIP）架構中支援20奈米與CoWoS技術的設計環境已準備就緒。

GlobalFoundries 打算在2014年開始量產 14XM FinFET 製程，該製程旨在降低功耗，但就尺寸來看，與 20nm 平面塊狀矽CMOS製程相比，新製程所能減小的晶片尺寸非常少，甚至根本沒有減少。
Globalfoundries下一代製程名為 XM ，意指極高的遷移性，也表示該公司將能提供更先進的性能和功耗。其功耗優勢在於有功功率消耗可減少40%~60%，Chian表示。

無晶圓廠FPGA供應商 Achronix Semiconductor Corp. 開始向晶片公司授權其 FPGA 技術，將業務範圍擴展到了廣大的 SoC 市場。 Achronix 表示，將繼續推出採用英特爾(Intel)製程製造的高性能 22nm FPGA ，但另一方面也將努力打入包括行動和消費應用在內的大量市場。
Achronix 的 22i Speedster FPGA 採用英特爾 22nm FinFET 製程，具備多種高速數據通訊介面硬連線，包括10/40/100G乙太網路 MAC 、 100Gb Interlaken 通道、 PCI Express 和 DDR3 記憶體通道等。

1990年代末，輕晶圓廠/資產減輕(Fab-lite/asset-lite)策略開始成形，當時美國幾家 IDM 大廠相繼推出相關策略，將運用第三方代工廠的比例調高，以降低製造成本。1998年，摩托羅拉半導體產品部門(之後獨立為飛思卡爾[Freescale])成為首家使用「資產減輕」術語的IDM大廠，該公司當時宣佈，在四年內將其晶圓生產的50%轉移到第三方製造商。摩托羅拉的資產減輕速度很緩慢，這個策略之後曾重新啟動數次，但一直持續。2003年，其半導體部門獨立而出，成立飛思卡爾公司。2011年，飛思卡爾晶片的外包比重約為28%，而2007年為15%。

Globalfoundries wants to show that it can play the 3D transistor game as well as Intel. Its newly unveiled 14nm-XM (Extreme Mobility) modular architecture uses the inherently low-voltage, low-leak nature of the foundry's FinFET layout, along with a few traces of its still-in-development 20nm process, to build a 14-nanometer chip with all the size and power savings that usually come from a die shrink. Compared to the larger processors with flat transistors that we're used to, the new technique is poised to offer between 40 to 60 percent better battery life, all else being equal -- a huge help when even those devices built on a 28nm Snapdragon S4 can struggle to make it through a full day on a charge. To no one's shock, Globalfoundries is focusing its energy on getting 14nm-XM into the ARM-based processors that could use the energy savings the most. It will be some time before you find that extra-dimensional technology sitting in your phone or tablet, though. Just as Intel doesn't expect to reach those miniscule sizes until 2013, Globalfoundries expects its first working 14nm silicon to arrive the same year. That could leave a long wait between test production runs and having a finished product in your hands. 

工研院昨日舉行全球半導體技術發展新趨勢與產業競合動態，產業分析師陳玲君表示，SiP封裝不只是存在於封測業，就連IC設計、晶圓製造、甚至是下游的代工組裝、品牌廠商都已經正往SiP系統封裝發展，後市發展備受關注。

三星蘋果已採用

陳玲君認為，台灣產業要發展SiP（System in Package，系統封裝）必須要從過去的垂直分工變成垂直整合，才能掌握技術優勢。目前台灣提供SiP模組設計服務的廠商包括鉅景、海華、科統、佐臻、瓷微以及環電、創意，其中日月光購併環電即著眼於SiP的發展潛力，創意、鉅景則為台積電轉投資，華碩、聯電則分別擁有海華、科統股權。 

三大系統整合技術比較

圖4：使用TSV的簡單3D IC。

晶圓製造解決方案供應商SPTS科技公司發表其乾式蝕刻技術中，一項稱爲矽通孔露出(via reveal)的製程方案。Pegasus Rapier模組已被各大重要客戶所裝置並成爲優選製程技術。與最接近的競爭系統相比，它能提供至少快兩倍的矽晶蝕刻速率，並能為12吋接合(bonded) TSV(矽穿孔)晶圓帶來領先同類產品+/- 2.5%的均勻度，以及提供業界唯一的ReVia通孔露出終點偵測(endpoint)系統。

Altera公司公開了在其下一代20nm產品中規劃的幾項關鍵創新技術。延續了該公司在矽晶片融合上的承諾，Altera為客戶提供最佳系統整合平臺，結合了FPGA的硬體可編程設計功能、數位訊號處理和微處理器軟體的靈活性，以及高效率的專用硬式核心矽智財（IP）。Altera在20nm的架構、軟體和製程的創新，能支援更強大的混合系統架構的開發，進一步提高了性能、頻寬、整合度和功率效益。

在業界的積極推動下，運用矽穿孔(TSV)的2.5D/3D IC技術，近年來已有顯著進展，正朝量產階段邁進。今年Semicon Taiwan的3D IC 技術趨勢論壇中，集結了來自日月光、矽品、Xilinx、LSI、Aptina、聯電、EVG、Cadence、Teradyne、MicroTec等橫跨3D IC供應鏈上中下游的業者，共同探討整體基礎架構的成熟度以及邁向量產尚須克服的挑戰。