目前分類:半導體製程技術/TSV/2.5D/Fan-Out/Photonics (848)

繼今年2月Globalfoundries的晶圓廠落戶成都,雙方之間的私營/官方合作夥伴關係進一步延續,於本週二(May 23)發佈一項新的1億美元投資計劃,未來將在FDSOI技術基礎上,共同「推動中國半導體產業的創新發展」。

Globalfoundries和成都市打算靠中國來改寫全耗盡型絕緣上覆矽(FD-SOI)的歷史?

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

20170523_Imec_NT01P1

如今,14埃米節點還只是出現在簡報上的一個希望 (來源:Imec)

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

Screen Shot 2017-04-27 at 12.01.02 PM

With its unique characteristics, FD-SOI is generating increasingly strong interest from major players in the semiconductor ecosystem for a very wide range of markets.

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

美國賓州州立大學(Penn State)的研究人員表示,很快地,半導體纖芯(core)光纖本身或許就能夠執行昂貴的「電-光-電」轉換,而無需依賴發射端的電-光(electronic-optical)轉換器,以及接收端昂貴的光電(optical-electronic)轉換器。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

2016年全球絕緣體上矽(Silicon on Insulator,以下簡稱SOI)市場規模為4.293億美元,到2022年預計將達到18.593億美元,2017~2022年期間的複合年增長率為29.1%。市場驅動力主要來自消費電子市場增長帶來的對矽片和柵極成本降低、工作電壓降低和器件微型化需求增加。

本報告以2016年為基準年,對2017年到2022年進行預測。報告按SOI的晶圓尺寸、晶圓類型、技術、產品、應用和地域進行細分。對影響SOI市場的主要因素進行了詳細分析,以期提供詳細的SOI市場價值鏈總攬和市場趨勢分析。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

Synopsys Automotive Day in Hsinchu, Taiwan (Photo: Synopsys)

Synopsys Automotive Day in Hsinchu, Taiwan (Photo: Synopsys)

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

本文將重點介紹專門針對射頻(RF)應用開發SiP建置的關鍵優勢,以及像Insight SiP等封測業者如何透過Full-Turnkey設計服務以及運用自己先進的封裝設計方法,協助客戶取得成功。

RF系統整合採用SiP途徑已經成為微型化發展藍圖的關鍵。儘管在單個晶片中整合越來越多的功能(SoC的概念)是一種長期趨勢,但小型個人裝置複雜度永無止境的增加,持續推動人們使用SiP實現完整的系統。RF SiP可以使用多種技術實現,讓每家製造供應商都有自己特殊的方面;因此,SiP建置必須根據不同的材料、實體沉積和特性量身打造,以適應特定的設計規則。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

OFweek電子工程網訊 根據國際半導體協會(SEMI)所釋出的近兩年全球晶圓廠預測報告顯示,2016至2017年間,綜合8寸、12寸廠來看,確定新建的晶圓廠就有19座,其中大陸就佔了10座。另有分析報告顯示,全球晶圓產能到2020年都將延續以12寸晶圓稱霸的態勢。

在這些晶圓廠中,大多數12寸廠將繼續僅限於生產大量、商品類型的元件,例如DRAM與快閃記憶體、影像感測器、電源管理元件,還有IC尺寸較大、複雜的邏輯與微處理器。而有的晶圓代工廠會結合不同來源的訂單來填滿12寸晶圓廠產能。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

SAN JOSE, Calif. — A microprocessor research project cancelled by Oracle gives a glimpse into the future of high-end chip design at a time when traditional scaling is slowing down. The proposed Sparc CPU aimed to use chip-stacking techniques still in development to get advantages increasingly hard to squeeze out of silicon process technologies.

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

20170407_ASILD_NT31P1

圖1:不同的ASIL等級要求(來源:Synopsys)

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

FOWLP equipment market forecast Yole report

2015~2021 扇出型晶圓級封裝(FOWLP)設備市場預測

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

Weakness in high-brightness LEDs lowered optoelectronics in 2016 while sensors/actuators got a needed boost from improved pricing.

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

20170332_SMT_NT01P1

西班牙巴塞隆納大學(University of Barcelona)的研究人員指出,目前用於軟性電路製造的積層製造和捲對捲(R2R)製程仍然缺少足夠的材料和精確度,因而無法在沒有分離式表面安裝元件(SMD)的情況下進行。研究人員們持續探索各種可能性,期望以基於銀油墨的噴墨印刷途徑,取代必須使用回流焊焊膏、環氧樹脂或其他導電黏合劑的網版印刷…

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

隨著傳統的CMOS微縮時代逐漸邁向尾聲,工程師開始轉向新的材料、製造技術、架構與結構;半導體產業協會(Semiconductor Industry Association;SIA)日前也針對如何在未來幾年內持續保有半導體技術創新,制定了一系列的研究重點。

SIA與半導體研究機構Semiconductor Research Corp. (SRC)共同研究,並發佈了一份73頁的報告,列出14個被確定為研究重點的領域。該列表中包括認知運算、互連技術、下一代製造和電源管理等項目。該報告並呼籲「針對傳統矽基半導體以外的新技術進行強大的政府和產業投資」。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

20170327_Photonics_NT04P1

Smit表示,InP超越大多數技術領域 (來源:OFC)

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

A snapshot of some of the InP designs produced in Europe.

A snapshot of some of the InP designs produced in Europe.

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

根據致力於規劃新版半導體發展藍圖的工程師所提供的白皮書,傳統的半導體製程微縮預計將在2024年以前告終。值得慶幸的是,各種新型的元件、晶片堆疊和系統創新,可望持續使運算性能、功耗和成本受益。

在國際元件與系統技術藍圖(International Roadmap for Devices and Systems;IRDS)最新發表的一份白皮書中提到,「由於多間距、金屬間距以及單元高度同時微縮,使得晶粒成本迄今持續降低。這一趨勢將持續到2024年。」

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

法國能源署電子暨資訊技術實驗室(LETI)提出了一種低成本的晶片保護方法,能夠讓晶片免於來自晶片背面的侵入式和半侵入式攻擊。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

The fabricated MEMS probe scanner, with close-up SEM images highlighting major components of the device.

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()