【日經BP社報導】在可變電阻式記憶體（ReRAM）、相變記憶體（PRAM）、磁記憶體（MRAM）等眾多新一代記憶體的主角爭奪戰中，又有一個勢均力敵的對手參與進來。這就是美國Nantero公司開發的、使用碳奈米管（CNT）的非揮發性記憶體「NRAM」（圖1）注1）。NRAM不僅工作與DRAM一樣高速，而且在單位bit的成本方面也蘊藏著比DRAM出色的可能性。
 |
| 圖1：具備萬能記憶體特性 Nantero公司的非揮發性記憶體「NRAM」在擦寫速度及數據保存時間等多項性能指標上表現出色（a、b）。擦寫次數超過1012次（c）。（本圖由《日經電子》根據Nantero公司的資料製成） |
 |
| Nantero公司首席技術官和聯合創始人Thomas Rueckes |
注1）Nantero公司由美國哈佛大學化學專業的Thomas Rueckes等於2001年設立，主要開發使用CNT的半導體器件。
NRAM目前已完成基礎開發，處於接近量產水準的階段。有很多半導體大廠商「正在利用量產線實施技術評測」（Nantero公司首席技術官和聯合創始人Thomas Rueckes）。預計1～2年內將作為在消費類產品的MCU上混載的記憶體開始量產。將來的「目標是替代DRAM，以及應用於（可彌補DRAM與NAND快閃記憶體的性能差距的）存儲級記憶體」（Thomas Rueckes）。
利用CNT的接合與分離
NRAM利用由大量CNT構成的薄膜（CNT薄膜）以及兩個金屬電極來構成存儲元件（圖2）。向CNT薄膜施加2V左右的電壓時，呈相互分散狀態的CNT就會在靜電作用下彼此靠近，利用分子間力接合在一起。這時，電極間的電子傳導路徑會隨之增加，電阻值出現下降。即使將電壓降回零，CNT之間也會因為強力接合在一起而不分離。Nantero將這一現象應用到了非易失記憶體中。
擦寫數據時，向CNT薄膜施加比寫入電壓高的3V左右即可。這時，CNT接合部會生成聲子（晶格振動），憑藉聲子熱量解除接合狀態。
 |
| 圖2：製造方法簡單 NRAM的存儲元件可在MOS電晶體的佈線程序中形成（a）。隨著施加電壓的處理，存儲元件中的CNT會接合及分離，電阻值隨之發生變化（b）。 （本圖由《日經電子》根據Nantero公司的資料製成） |
可在佈線程序中製造
Nantero認為，NRAM符合成為理想非揮發性記憶體的條件，滿足了相關的兩大要素。一是成本競爭力高。另一個是擦寫速度及擦寫次數等性能指標出色。成本競爭力高得益於製造方法及存儲單元的構造簡單。NRAM可在LSI的MOS電晶體的佈線程序中，利用在垂直佈線（通孔）部分形成存儲元件的方法來製造。因此，可使用代工企業提供的標準CMOS製程。
使用存儲元件的CNT的成膜方法也很簡單。具體操作時通過將分散于溶劑中的CNT在室溫下旋塗于矽晶圓的整個表面上來成膜注2 ）。這與在矽晶圓上塗佈曝光工藝使用的光刻膠為相同的方法，無需新增加專用裝置。
注2）而且，在將CNT導入量產線時令人擔心的污染問題方面，也可將金屬原子密度「控制在5×1010個/cm2以下的無污染風險的水準」（Rueckes）。在提高CNT純度的方法上，Nantero有獨有的訣竅。
這樣一來，在MCU等邏輯LSI上混載NRAM時，「只需增加兩道掩模程序即可」（Rueckes）。而要想混載快閃記憶體的話，則一般需要追加8～12著程序。
而且，從左右晶片面積的存儲單元面積來看，NRAM也很有利。這是因為，只需一個MOS電晶體和存儲元件即可構成存儲單元，而且還採用了將存儲元件嵌入佈線層中、不佔多餘面積的構造。
比如，在用於在邏輯LSI上混載的用途時，與快閃記憶體相比，晶片上的記憶體部分的面積「可削減75％」（Rueckes）。如果採用不混載邏輯電路的單體記憶體使用的佈局，存儲單元面積則可縮小至與DRAM相同的6F2(F為設計規則）。
此外，存儲元件容易微細化，可將直徑縮小至20nm以下。這樣便可將目標瞄準Gbit級的大容量化。
還有望用於車載用途
而性能指標出色則得益於CNT接合與分離的處理在n秒級的時間內完成，而且幾乎可無限重複注3 ）。
注3）與快閃記憶體等相比，對宇宙線（放射線）造成的軟錯誤也有很強的抵抗能力。2009年美國國家航空航太局（NASA）在太空船「Atlantis」上裝載NRAM，實施了在宇宙空間暴露的實驗，證實有很高的抗軟錯誤的能力。
NRAM的存儲單元的擦寫時間不到3ns，讀取時間不到20ns，都很短，而且擦寫次數也超過1012次。由於存儲單元間的特性不均現象較少，因此還可提高成品率。這些指標均符合作為高速隨機存取記憶體的條件。
CNT接合與分離的處理基本不依存于溫度，因此還可在高溫下工作。比如，在300℃下仍可將數據保存10年以上。因此便於用於車載設備等領域。（記者：大下 淳一，《日經電子》））
留言列表
生技醫療產業 (1)