真乄科技業的頂尖投資團隊

獨立銲線是BVA PoP最為重要的特性，形成頂部具有良好位置精度(x和y)和統一高度(z)的銲線非常重要；掌握精度與高度，能夠形成超細間距以及高良率的封裝組件。圖9便顯示出倒裝晶片的底部封裝基板，在其周邊連接了邏輯晶片和BVA，這些獨立銲線會首先銲接到銅墊，此為標準製程，接著使用專利切削結構，形成楔形銲線接頭，並視切削方向不同而略有彎曲。楔形形狀及其彎曲角度為切削製程產品，不同銲線若採用相同銲線製程，其形狀角度也會不同。  

圖9　間距為0.24毫米的BVA連線圍繞在底部晶片周邊

舉例來說，x、y和z位置精度資料如圖10所示。這些圖示內容來自四十三個封裝的資料，每個資料點的圖均表現出一個封裝內的所有銲線。  

圖10　銲線接頭測量的位置資料

由此發現，所有方向的位置精度均處於±15微米(3σ)的範圍內，而銲線也銲接牢固，在銲接拉伸測試中，均通過了大於0.15N的平均值。此外，圖11顯示的是銲接好的銲線。使用工業標準銲線機的銲接速度約為每秒十根銲線，設備及設備磨損與標準銲線的銲接類似。唯一不同的是使用專為銲線製程而研發的銲線軟體。  

圖11　獨立鍍鈀銅銲線

薄膜輔助成型　優化銲線接頭暴露作業 

銲接製程的下一步是邏輯封裝成型，須讓BVA接頭露出一致的所需高度。薄膜輔助成型技術如圖12所示，用於暴露接頭部分，這是眾多封裝組件作業中常見的成熟技術，有穩定供應商支援。製程則使用包封模具設計，模具型腔僅略深於成型銅線，當模具固定到基板上時，銅線會被推入成型薄膜中。此外，模具型腔內具填充模塑料，模塑料硬化後，便可開啟模具，從封裝中抽出成型薄膜，露出銲線接頭。  

圖12　使用薄膜輔助成型露出銲線接頭

成型薄膜厚度將決定銲線接頭的暴露程度，不需要特殊成型參數，即能提供可重複的銲線接頭暴露結果。圖13顯示的正是暴露的銲線接頭，目標值為0.12毫米，該高度是在±10微米的公差範圍內獲得。  

圖13　BVA互連在底部封裝的頂表面上露出

電漿蝕刻有助清潔銲線接頭 

先前業界曾發表採用濕式蝕刻製程來清潔銲線接頭的方法。濕式蝕刻設備在傳統封裝組件生產線中並不常見，不過在電漿蝕刻設備卻很常見，因此便研發電漿蝕刻。表1中的配方可用於研發電漿蝕刻製程。  

由於製程配方Pl和P2並不會產生清潔的銲線接頭，模具殘渣自然可見，但兩項製程配方，具有足夠壓力(659mT)的CF4+O2，或者低壓(215mT)的CF4+O2配上15分鐘的氬氣，可成功清潔銲線接頭。而圖14顯示的是有殘渣的最初銲線接頭，以及經過電漿處理後的清潔銲線接頭。  

圖14　(a)帶有模具殘渣的最初銲線接頭，以及(b)經過P3或P4處理後的清潔銲線接頭。

為確保銲線上的鍍鈀層在經過電漿處理後仍然完好無損，因此會進行EDx分析，結果如圖15所示。由此發現，即使經過電漿處理，鍍鈀層大部分依然完好無損；此外，之所以檢測到矽，是由於模具材料中具有矽顆粒物包圍銲線。  

圖15　銲線清潔後的EDX分析

頂部封裝助威　滿足互連需求 

最後一步是將記憶體封裝堆疊到邏輯封裝的頂部。這一製程與標準PoP組裝極為相似，可將銲膏印在主板上，邏輯封裝放在主板上。記憶體封裝蘸入銲劑後，放在邏輯封裝頂部，疊層將隨著主板上其他元件重新流動。  

此外，銲料不含鉛，含有96.5%的錫、0.5%的銅和3%的銅化合物成分。在堆疊數個封裝之間，可塗上底部填充劑，於動態加載下實現高可靠性。至於銲線接頭的外觀則為楔形，其方向取決於銲線切削結構的方向，並且，這些形狀是銲線切削製程的產物，對效能或可靠性沒有任何影響。  

有效抑制化合物　提高互連可靠性 

經過全套可靠性結果測試，所有檢測均完成了菊花鏈電阻的原位監控，並未檢測到任何故障。跌落測試持續進行了一百二十八次跌落，未觀察到任何故障。此外，PoP中存在底部填充劑，此即為預期結果。並且，半導體技術供應商也對測試樣本進行廣泛故障分析，但未偵測到故障。  

半導體技術供應商為研究銅銲線及銲球之間的銅錫擴散效應，便進行加速測試，方法是在高溫條件下，評估金屬間化合物形成數量。透過將樣本置於150℃溫度環境下1,000小時，得以完成加速測試。為抑制金屬間化合物形成，銅銲線上鍍有鈀層。  

而在典型預鍍鎳的銅-錫介面觀察到的範圍內，如鍍鎳銅墊上的銲球，其鍍鈀層便成為銅和錫之間的屏障，大大抑制金屬間化合物的生長。如果缺少鈀，就會看到金屬間化合物生長，而銅則幾乎完全消失，連帶影響到互連可靠性。

挑戰行動運算　BVA PoP技術拚量產 

透過採用短物理長度的大量互連封裝技術，半導體業者可增加高處理器-記憶體頻寬，進而滿足多核、更低功耗及雲端運算趨勢驅動下的行動運算需求。因應市場趨勢，Invensas推出基於銲線的全新連線，適用於諸如3D封裝、嵌入封裝、晶圓級封裝等不同應用。  

該技術以0.24毫米或更低間距，採用PoP形式，提供超過一千個邏輯至記憶體連線，能以低成本使用標準PoP製程，實現高頻寬與高可靠性。此外，啟用一千根連線，可使用高達512位元寬度的記憶體，如此一來，即使記憶體處於低功耗的低速作業狀態，也能獲得極高頻寬。  

至於組裝結果顯示，可透過一致性極佳的超細間距，形成獨立銲線，並具備誤差在±15微米以內的三向位置精度。現今，電漿清潔製程已研發完成，有助清潔成型後的銲線接頭，此外，堆疊製程也能以0.24毫米的間距達到極高良率。總而言之，全套可靠性測試已完成，包括高溫儲存測試下的最低金屬間化合物生長，過程中功能並無任何故障。透過以上結果顯示，BVA PoP已準備好實施大量生產。  

(本文作者皆任職於Invensas)