真乄科技業的頂尖投資團隊

德州儀器 (TI) 宣布其KeyStone 多核心架構進行重要升級，以爲集訊號處理、網路、安全和控制功能於一體的高效能 28nm 元件時代鋪平道路。TI 可擴展 KeyStone II 架構支援 TMS320C66x 數位訊號處理器 (DSP) 系列核心以及多快取儲存同步的四通道 ARM Cortex-A15 叢集 (multiple cache coherent quad ARM Cortex-A15 clusters)，包含多達 32 個 DSP 和 RISC 核心，極適用於需求高效能和低功耗的應用領域。基於 KeyStone 架構的元件專爲通訊基礎設施、關鍵任務 (mission critical)、測試與自動化、醫療影像及高效能雲端運算等高效能市場而精心優化。

ARM 公司市場行銷執行副總裁 Lance Howarth 指出，網路營運商和 OEM 廠商紛紛面臨更嚴峻的挑戰，他們需要使用更節能和更緊湊的平台提供具有更高頻寬的網路基礎設施。TI 具備高度擴展性的多核心平台採 Cortex-A15 處理器，此產品推出將大大緩解這一挑戰，使 OEM 廠商得以提供新一代節能網路基礎設施解决方案。

與 TI 40nm KeyStone 多核心 DSP 和系統單晶片 (SoC) 相比，KeyStone II 元件提供開發人員兩倍以上的容量和效能，並可大幅改善功耗效能比。TI KeyStone II 架構可爲 TeraNet、多核心導航器以及多核心共用記憶體控制器 (MSMC) 等 SoC 結構零組件提供容量擴展。這種擴展有效協助開發人員充分利用 ARM RISC 核心、DSP 核心以及增強型AccelerationPacs 等所有處理零組件的功能。透過添加四通道 ARM Cortex -A15 叢集，KeyStone II 中的 RISC 處理能力獲得了大幅提升，在實現超高效能的同時，功耗僅爲傳統 RISC 核心的一半。此一巨大效能突破將幫助開發人員構建出高效能的「綠色」網路基礎設施設備。

KeyStone II 最初為即將推出、針對無線基礎設施應用的 28nm 元件所設計。這種架構不僅可提供豐富的硬體 AccelerationPacs，實現多標準 Layer 1 基頻功能，而且還能爲 Layer 2、Layer 3 以及傳輸功能提供更高的網路和安全加速效能。

AccelerationPacs 專門針對自動化操作而精心設計，可將 DSP 或 ARM 核心干預降至最低，進而減少延遲。此外，Keystone II 的多核心導航器也進一步強化，以提供 16K 硬體序列、100 萬個描述訊息 (descriptors) 和內建硬體智慧 (hardware intelligence)，用以實現調度及負載平衡。該架構包含具有 2.8Tbps 交換容量的增強型共用記憶體控制器，可實現對共享內、外部記憶體的低延遲存取，另外其還採用 2.2Tbps TeraNet 交換結構，能在所有晶片上處理元件和資源之間實現領先業界的無阻塞數據移動 (non-blocked data movement)。結合上述特性，可爲異質網路 (heterogeneous network) 解决方案帶來全面性的多核心增強。

除了 KeyStone II 多核心架構外，TI 還宣布推出了業界首款 KeyStone II 元件 TMS320TCI6636。TCI6636 SoC 包括首款最高速的四通道 ARM Cortex-A15 RISC 處理器，可爲無線基地台開發人員帶來兩倍以上的容量和超高效能，而功耗僅爲傳統 RISC 核心的一半。此外，其還採用 28nm 晶片製程技術，用以整合一系列處理單元，其中包括八個 TI 定點和浮點 TMS320C66x DSP 系列核心及增強型封包、安全和無線 AccelerationPacs 等。上述處理單元與效能卓越的 Layer 1、Layer 2、Layer 3和傳輸處理功能以及運行維護和控制處理功能相結合，可顯著降低系統成本和功耗，進而開發出成本更低、更符合綠色環保的基地台。