真乄科技業的頂尖投資團隊

意法半導體(ST)、 ARM 和 Cadence Design Systems 宣佈，三方已向 Accellera 系統促進會(Accellera Systems Initiative)的 SystemC 語言工作小組提議了三個新的技術方案。此次的三方合作將進一步提高不同模型工具之間的互通性，滿足電子系統層級(Electronic System-Level， ESL )設計的要求。
三方提議的技術方案包括新的中斷模型介面、應用編程介面和記憶體映射模型。中斷模型介面可無縫地整合不同公司設計的中斷模型；應用編程介面用於寄存器自我檢測，使不同廠商的工具能夠互通，並無縫地顯示和更新寄存器數值；記憶體映射模型用於提高虛擬平台軟硬體多核系統的偵錯效率。新標準方案包括功能完整的應用編程介面(Application Programming Interfaces，API)標準和函數庫以及文檔和範例，受Apache 2.0開放原始碼授權書保護，可登錄http://forums.accellera.org/files/下載相關資料。

第一個技術方案專注對更好的SystemC交易層級模型(Transaction Level Modeling，TLM)的互通性需求，提出一個用於在交易層級建立中斷和連接模型的標準介面。透過使用標準化記憶體映射連接方法，該方案能夠無縫地整合不同公司開發的模型，進一步提高第三方TLM模型市場成長率。

第二個方案定義一個可支援寄存器自我檢測的標準化模型介面和工具介面，使工具能夠無縫地顯示和更新寄存器數值。該介面在用戶定義的不同的寄存器類組合內執行，可支援整合各種模型供應商開發的異構平台。這個功能是在晶片設計前在虛擬原型上整合並偵錯嵌入式軟體的關鍵技術。

第三個方案導入一個重構系統設計者開發的系統記憶體映射的方法，使ESL工具能夠在複雜虛擬平台上支援軟硬體偵錯，而理解記憶體映射方法有助於實現這個目標。該方案解決記憶體映射依賴於模型互聯的挑戰；而且，每個系統設計人員都可能按照自己的想法設計。

有了這些新的技術方案，意法半導體、ARM和Cadence預計，對於所有用戶， SystemC 模型在虛擬原型的整合度將會得到大幅提升，使模型得以快速推廣。此外，在模型工具的標準介面將會提高軟硬體整合度，使用適合的工具將會提高偵錯功能。在Accellera系統促進會內，ARM、Cadence和意法半導體計劃與其他公司合作，改進這些方案，使之完全實現標準化。

資料來源:電子工程專輯