特殊應用IC (ASIC)往往會因為它們能透過晶片外接之DDR記憶體可達成的頻寬而受限，不過ASIC供應商Open-Silicon聲稱他們透過以3D晶片堆疊方式克服了上述困難，將ASIC與高頻寬記憶體(HBM)以1,024位元平行記憶體介面整合在系統級封裝(SiP)中， 使其產品性能超越任何一種外接記憶體架構。
「我們可提供以矽中介層2.5D技術與ASIC封裝整合的3D記憶體堆疊，」Open-Silicon矽智財暨工程部門(IP and Engineering Operations)副總裁Hans Bouwmeester接受EE Times美國版編輯獨家專訪時表示：「結果能帶來更高的性能、更低的功耗以及更小的元件尺寸，這是一種三贏的方式。」
利用Open-Silicon 的HBM SiP解決方案，ASIC能改善對記憶體的存取──特別是與DDR4相較；該方案包括必要的IP以及相容JEDEC標準的HBM記憶體，以3D堆疊方式整合。
Open Silicon 的高頻寬記憶體，以3D系統級封裝為ASIC整合1,024位元寬度記憶體路徑
（來源：Open Silicon）
Open Silicon是採用支援1,024位元平行路徑的中介層，讓記憶體與ASIC能在頻寬上緊密連結，就如同競爭方案是把記憶體放在ASIC晶片上；但後者可能會帶來較高昂的成本，以及較低的良率。
Open Silicon 的高頻寬記憶體IP子系統功能區塊，顯示堆疊的KGD (Known Good Dies)介面是如何與內建IEEE 1500測試介面的ASIC整合
（來源：Open Silicon）
Bouwmeester表示，該方案達到高良率的原因是：「我們只會在SiP內中介層上放置預測試過的已知良品ASIC，以及預測試過的已知良品3D HBM記憶體裸晶，因此良率非常高。」客戶能使用他們自己的客製化邏輯IC，Open-Silicon則可提供各種能讓ASIC與相容JEDEC標準HBM記憶體晶片結合的HBM IP。
大多數Open-Silicon的客戶在頻寬與性能上受到限制的系統，是運用於高性能運算、網路，以及高階消費性或繪圖應用；該公司表示，這些客戶將能因HBM ASIC SiP方案而受惠。
編譯：Judith Cheng
(參考原文： ASICs Memory Bandwidth Issue Fix Offered，by R. Colin Johnson)
資料來源:電子工程專輯
留言列表
生技醫療產業 (1)