2015/10/05 1.2nm寬的碳奈米管通道已經證實可行了，跟矽與III-V族材料(銦、鎵、砷)說拜拜吧!!－真乄科技業的頂尖投資團隊

圖中顯示具有一端鍵合觸點的碳奈米管電晶體，其觸點長度低於10nm
（來源：IBM Research）

如果IBM Research的碳奈米管電晶體研究能有所突破，國際半導體技術藍圖(ITRS)的2028年矽材料「末日預言」時間將得以延續。

根據IBM表示，研究人員們已經找到一種可將通道長度縮短至1.8nm節點(4個技術世代後)的方式，預計最終還將超越埃(angstrom；奈米的十分之一)等級。

果真如此，摩爾定律(Moore's Law)就能沿用相同極紫外光(EUV)微影互補金屬氧化物半導體(CMOS)製程技術，順利地延續到次奈米級(埃)製程。

「1.2nm寬的碳奈米管通道已經證實可行了，」IBM華生研究中心(T.J. Watson Research Center)奈米科學與技術經理漢述仁表示，「微縮的主要問題不只出在碳奈米管，矽與III-V族材料(銦、鎵、砷)的觸點也存在無法微縮的挑戰。」

「我們已在最近取得了突破，」漢述仁指出，「如今瞭解了如何進行微縮，使其不再成為碳奈米管電晶體的限制因素。我們製作出新的觸點，可測量至埃級，而且兩端只有36kΩ。」

在經過長久的等待後，根據Envisioneering研究總監Richard Doherty表示，這項突破性的技術可望在不久後實現。

「畢竟，如果你還記得從貝爾實驗室(Bell Labs)開發出觸點電晶體到Fairchild和英特爾(Intel)聯手打造出平面電晶體得花10年之久，就不會對於IBM得用另一個十年取得如此突破而感到意外了，」Doherty強調。

IBM經驗證可用的晶片擁有9nm通道，但在取得這項突破以前，觸點相形之下十分巨大。如今，IBM找到了一種能製作出較小觸點的方法，能讓它們微縮通道長度至1.8nm節點(約4個技術世代)，最終還將超越埃等級。每一個節點只攜帶大約15mA，但IBM計劃僅為設計中的特定位置同時使用許多碳奈米通道，從而解決這些問題。

「利用自對準技術，我們能以8-10nm間距平行放置碳奈米管，」漢述仁透露，「我們用物理氣相沈積(PVD)製程為其進行沈積，然後再用高溫退火——類似於顯微焊接的冶金過程——以確保兩端的通道觸點穩定。」

穿透式電子顯微鏡(TEM)影像橫截面顯示具有一端鍵合觸點的碳奈米管電晶體

中顯示具有一端鍵合觸點的碳奈米管電晶體，其觸點長度低於10nm
（來源：IBM Research）

Doherty對於IBM的「焊接」技術印象深刻，認為這將為IBM帶來競爭優勢。其方式是在碳奈米管自對準於電晶體通道以前，以鉬塗佈碳奈米管兩端。然後加熱整個組裝至華氐1,562度(850℃而完成「焊接」過程，從而熔融鉬並轉化成為碳化物——一種可製作出優質埃級觸點的導體。

開關電流切換率達10,000

「這項焊接/碳化物的新發現似乎是唯一有利於金屬的矽製程，而且不會產生氧化的問題，或是蕭特基阻障層特性帶來不必要的步進電壓閾值。而IBM的方法可實現10,000的開關電流切換率，」Doherty指出，「其他嘗試連接至奈米管的方式可能隨時間進展而產生各種不同的電阻與導電特性，使其只能停留在實驗室階段。IBM的這項成果為實現真正的碳奈米管結構舖路，使其能夠利用經驗證可行的矽微影技術。」

圖中顯示在相同奈米管上一組具有不同觸點幾何的元件，證實了這種觸點尺寸可加以微縮，而不至於降低元件性能
（來源：IBM Research）