真乄科技業的頂尖投資團隊

海力士公司(SK Hynix)開始授權BeSang Inc.的 3D IC 技術。 專精於製造 DRAM 與快閃記憶體晶片的海力士公司將授權BeSang公司所謂的「True 3D IC」 製程──採用低溫製程以傳統過孔方式每次一層打造出多層的 3D IC ，以取代採用矽穿孔(TSV)堆疊晶片的作法。
海力士的這項專利授權協議需要進行技術移轉，具有非專屬性(non-exclusive)，讓BeSang有機會與其他晶片製造商簽署同樣的交易。

BeSang的3D IC技術可從晶圓形成單晶層，採用傳統的過孔互連方式，依次在矽晶基板的標準主動元件層頂部製造第二主動層。
（來源：Besang）

海力士專注於 DRAM 、 NAND flash 、固態硬碟(SSD)以及影像感測器等產品領域，如今這項協議將有助於使該公司超越記憶體領域，進一步擴展至系統晶片，未來並至還將進入代工業務。BeSang宣稱其 3D IC 製程已經過驗證可行，不只是在 DRAM ，甚至還包括各種晶片類型的製造，如 CPU 、 DSP 、 GPU 、 ASIC 、 FPGA 、 SoC 、 NAND flash 、 SRAM與影像感測器。

BeSang於2008年由該公司執行長Sang-Yun Lee成立，他與前三星工程師Junil Park一直致力於改善其首款 3D IC 製程。 Junil Park還曾經為高K電介質開發出首款原子層沈積工具。BeSang的創新製程並不需要採用 TSV 或特殊工具，即可製造出多層 3D IC。

與前三星(Samsung)工程師Junil Park一起改善了首款真正的3D晶片製程。Park為第一位高K電介質原子層沈積工具的開發者。因為新的晶片製程不需堆疊晶片，不會產生額外的熱，因此只需要一般的散熱技術就可運作。

「採用傳統的半導體設備，就能讓多元件層依序堆疊在現有元件頂部，」BeSang資深副總裁兼研發總監Junil Park解釋，「相較於其他 3D IC 技術，BeSang的 True 3D IC 能在低溫製程下進行，同時也不至於影響較低元件層上的電路。」

BeSang的技術首先製造標準CMOS邏輯晶圓，然後以一層保護電介質加以覆蓋。為了在邏輯層頂部製造多層記憶體，具有三層摻雜矽(n-p-n型)的供應晶片無需對齊即可鍵合到組件頂部。採用完全對齊垂直的n-p-n通道蝕刻n-p-n層成為環繞閘極電晶體(SGT)，以傳統過孔連接至邏輯層下方。然後使用低溫製程沈積金屬或多晶矽，以添加環繞閘極。

BeSang的True 3D IC技術使用n-p-n圖案供應晶圓分離DR-SEM半導體區域，以便使用周圍閘電晶體(綠色)，將3D DRAM 儲存電容器(紅色)置於傳統CMOS邏輯IC(藍色)頂層。
（來源：Besang）

最後在 3D IC 上的每個電晶體製造電容器，從而將其轉化為其邏輯晶片上堆疊的DRAM單元。透過反覆進行另一個保護電介質層與供應晶圓，則可在單一邏輯晶片上添加任意數量的DRAM層。

「採用BeSang的製程，可實現每毫米100萬互連密度的半導體，相形之下，採用 TSV 的晶片堆疊密度為每毫米10,000次互連，而堆疊封裝方式時每毫米僅100次互連，」Parks說。

而當應用於DRAM時，BeSang的3D IC技術著眼於提高DRAM的面積密度 ，而不必微縮幾何尺寸，這將能為面對未來製程微縮實體限制的記憶體廠商帶來一大福音。海力士的 3D DRAM 可望在2014年面世。

編譯：Susan Hong

(參考原文：SK Hynix Licenses BeSang's 3D IC ，by R. Colin Johnson)

資料來源:電子工程專輯