GLOBALFOUNDRIES宣布了該公司的20nm製程在因應市場方面的一項重大的進展。格羅方德半導體利用電子設計自動化(EDA)的領導廠商如Cadence Design Systems、Magma Design Automation、 Mentor Graphics Corporation、與新思科技( Synopsys)的流程，成功的製出測試晶片。格羅方德半導體已準備就緒，要讓顧客評估該公司的20nm設計。
格羅方德半導體的設計實行(design enablement)資深副總裁Mojy Chian說：「我們致力以我們每項新技術來提供顧客上市先機(time-to-market)的優勢。我們與EDA夥伴儘早合作的模式加快了整體的開發週期，並讓顧客接觸到製程的內部工作 (inner workings)，所以顧客便能有信心的把他們的設計專注於最先進的製造力上。這是我們最新的製程在迅速因應市場方面的一項重大的成就，而我們將繼續的提升這種設計實行(design enablement)的支援。」
上述這四家EDA廠商，則都展示了他們的配置與佈線(place-and-route )工具與技術檔案能夠支援20nm製程相關的進階規則(advanced rules)。他們的流程包括了雙重曝影(double patterning)技術的元件庫(library)預備步驟，而這是一種複雜的平板印刷技術，對於20nm以及更先進製程的設計業者形成了新的挑戰。這種20nm測試晶片需要雙重曝影，且經由各個EDA夥伴的實施而貢獻出了一個大型的配置與佈線設計。每項設計在製成晶片之前，都經過格羅方德半導體徹底的效力驗證，並以20奈米認可驗證檯(sign-off verification decks)進行檢查。因同EDA廠商進行早期且廣泛的20nm合作，所有的設計都迅速的結束，而已成功的進入晶片製作階段。
格羅方德半導體除了展現對於20nm配置與佈線流程中所有關鍵步驟的全面支援，包括雙重曝影的元件庫預備、配置(placement)、時脈樹合成(clock tree synthesis)、保持固定(hold fixing)、佈線、與佈線後最佳化(post route optimization)之外，並與上述的各家EDA廠商合作而納入技術與對應檔案 (mapping files) 所需的設定與支援。該流程也將展現對於擷取(extraction)、靜態時序分析( static timing analysis)、與實體驗證(physical verification)的晶圓廠支援。對於欲評估20奈米技術的顧客，格羅方德半導體將提供設計、元件庫、與完整的廠商流程稿。
Cadence Design Systems晶片實現集團(Silicon Realization Group)的研發資深副總裁Chi-Ping Hsu說：「EDA 的全方位願景 (EDA 360 vision)需要產業鏈中的夥伴協力解決設計上日益複雜的挑戰。這種20nm製程則增添了若干進階的製造規則，並需要我們在開發週期中更早就與晶圓廠夥伴開始合作。我們將繼續的與格羅方德半導體密切合作，俾使我們的顧客能夠如預期的以先進節點開發出尖端的產品。」
Magma 的設計導入事業單位(Design Implementation Business Unit)的總經理Premal Buch說：「若干Magma 與格羅方德半導體共同的顧客在28nm節點上已經達到了矽晶設計的成功，而這些顧客目前正邁向20nm節點。本公司的Talus 整合式、符合雙重曝影的佈線技術以及 Quartz DRC 罩分解(mask decomposition)技術，結合了先進的製程技術，則把一項20nm節點以及更先進製程矽晶驗證(silicon-proven) 設計與製造解決方案，提供給 Magma與格羅方德半導體的尖端顧客。」
Mentor Graphics 的Design to Silicon Division 副總裁Joseph Sawicki說：「Mentor的一項20nm製程的完整設計與測試流程即將就緒，將提供眾多的選項與功能給設計業者。 我們密切與格羅方德半導體合作，並將格羅方德半導體所認可的Mentor Calibre平台與Olympus-SoC系統單晶片配置與佈線解決方案(Olympus-SoC Place and Route)互相整合，所以能提供設計與佈局(layout)選項以及執行抵銷(implementation trade-offs)給設計業者，將他們的20nm設計進行最佳化。此外，一旦設計進入了生產階段，格羅方德半導體所利用的 Mentor Tessent測試功能與Mentor提供的Calibre DFM可製造性設計相結合，則使設計業者加快的減少系統良率損失(systematic yield loss)。」
新思科技的產品行銷副總裁Bijan Kiani說：「格羅方德半導體正在與新思科技合作開發一種提供給20nm製程的全面性積體電路流程，而這項開發的基礎是新思的 Galaxy執行平台(Implementation Platform)。這種流程利用新思一些最先進的工具與技術，包括最近宣佈的 IC Compiler-Advanced Geometry配置與佈線解決方案以及對於雙重曝影的全面支援、以IC Validator進行的設計中(In-Design)實體驗證、與 StarRC寄生擷取(parasitic extraction)。格羅方德半導體使用了新思的 Galaxy設計流程而成功的製成該公司的20nm測試晶片。」
留言列表
生技醫療產業 (1)