美國加州大學柏克萊分校(UC Berkeley)的研究人員展示採用相容Si-CMOS光學微影製程的三五(III-V)族奈米柱LED設計，同時還能控制這些奈米LED的精確生長位置——這是在CMOS電路中有效整合光子，從而實現快速晶片上光互連的關鍵元素。
研究人員在《ACS Photonics》期刊發表「以電信波長在具有明亮電致發光的矽晶上實現超微型位置控制的InP奈米柱LED」(Ultracompact Position-Controlled InP Nanopillar LEDs on Silicon with Bright Electroluminescence at Telecommunication Wavelengths)一文中指出，控制生長位置的良率高達90%，可在矽晶上實現均勻的磷化銦(InP)奈米柱陣列，在CMOS相容的條件下生長：低溫且無需催化劑。
位置可控制的InP奈米柱陣列在460℃時生長的低倍數放大SEM圖 所有影像中的比例尺分別對應至10μm以及1μm、4μm和40μm的生長周期(間距)
研究人員先從乾淨的矽晶圓(111)開始，在350℃下將140nm的二氧化沉積至直徑約320nm的奈米級孔徑中，以1μm-40μm的間距定位奈米柱成核位置。研究人員以化學方式使矽晶表面變得粗糙後，再以450℃～460℃的溫度在MOCVD腔中生長InP奈米結構。研究人員發現，奈米柱的錐角明顯受到生長溫度的影響，在450℃時產生奈米針，而在460℃下幾乎是垂直的柱狀結構。
研究人員在這些奈米柱的基礎上，透過同中心的核心-外殼(core-shell)生長，在pn二極體的主動區內併入五個砷化鎵銦(InGaAs)量子阱，形成電驅動的n-InP/InGaAs MQW/p-InP/p-InGaAs奈米LED。
由於核心-外殼的生長模式，奈米柱由其成核位置生長而出，並延展至氧化物開口以外，達到約1μm的最終直徑。因此，當奈米柱的n摻雜核心與n-Si基板直接接觸時，p摻雜的外殼在氧化物遮罩上生長，消除了從p摻雜的外殼和n-Si基板的分流路徑。20/200nm的Ti/Au透過傾斜的電子束蒸發到高度p摻雜的InGaAs接觸層，完成該元件以形成電接觸，其中奈米柱的小部份區域外露，而且沒有金屬作為LED光輸出的窗口。
為奈米柱狀LED進行表徵，在1510nm以及約30%的量子效率下進行射。雖然奈米柱LED的佔位空間小，但可輸出4μW功率，研究人員宣稱這是從奈米柱/奈米結構LED所能實現的最高光輸出記錄。在此建置下，由於收集效率僅5%，可用的光輸出降至200nW。
該研究的另一個有趣之處是，該元件能以電偏置產生光增益，並在反向注入時表現出強光響應，使其有助於實現晶片上的光子整合。
編譯：Susan Hong
(參考原文：Si-CMOS compatible nanopillar LEDs promise accurate photonics integration，by Julien Happich)
Source:EETimes
留言列表
生技醫療產業 (1)