真乄科技業的頂尖投資團隊

美國威斯康辛大學-麥迪遜分校(UW-Madison)的研究人員利用軟性矽奈米薄膜(NM)的載子遷移率高以及奈米壓印微影(NIM)技術可擴充的優點，打造出能作業於38GHz頻率的軟性薄膜RF電晶體。

根據研究人員的模擬結果，新的製造策略能以低成本與低溫在大型PET膠捲上實現100GHz性能的軟性薄膜RF電晶體。

研究人員在最新一期的《科學報告》期刊中發表「具有奈米溝槽結構的快速軟性電晶體」(Fast Flexible Transistors with a Nanotrench Structure)一文，詳細介紹他們如何克服傳統微影技術限制。

研究人員們並非選擇性地摻雜矽基板以製作電晶體圖案，而是毫無差別地摻雜整個矽奈米薄膜(由SOI晶圓製造而來)，從而使矽塊材保有較典型低遷移率有機材料更優越的電荷載子遷移率。

接著，研究人員用電子束微影法蝕刻奈米壓印模具，使其得以透過光阻層壓印蝕刻光罩圖案，隨後再用於Si NM(寬100nm x 深250nm)蝕刻深層奈米溝槽。在沈積源極與汲極電極以及削薄埋入氧化物以釋放Si NM後，活性的奈米薄膜被翻轉並轉印至塗覆粘合劑的PET基板上。更深層的乾式蝕刻定義出活性區域的邊界，然後在100nm溝槽上沈積Al2O3閘電介質與金閘電極，以實現最終的電晶體，如圖1。

圖1：比較元件結構(橫截面圖)與(a) 3-D奈米溝槽Si NM軟性RF TFT以及(b)傳統2-D TFT之間的製造製程。有效通道長度Lch以紅色標示(a3,b3)，奈米溝槽TFT經由NIL可達到50nm的最小Lch，而傳統TFT則只能達到1.5?μm。(a1)覆蓋磷離子注入與熱退火；(a2)透過奈米壓印形成奈米溝槽；(a3) 奈米溝槽TFT的最終結構，通道長度Lch由奈米壓印定義；(b1) 光微影為離子注入定義S/D區域；(b2) 選擇性離子注入與熱退火；(b3)傳統TFT的最終結構，通道長度Lch受限於閘電極，並在離子注入與熱退火期間摻雜向外擴散
（來源：University of Wisconsin Madison）

值得注意的是，所有的元件製造過程都必須在低於150°C的溫度下進行(除了第一次摻雜以及由SOI釋放Si NM之前以覆蓋方式重複結晶的步驟)。

圖2：奈米溝槽Si NM RF TFT的原理圖(左欄)、橫截面(中間)以及相應的顯微影像(右欄)。(a)以NIL在磷注入的 p? SOI基板定義奈米溝槽； (b)乾式蝕刻分離n+區域，以便從源極至汲極形成n+/p?/n+路徑；(c)在削薄埋入氧化層以釋放Si NM(形成活性區域以及源極與汲極觸點)後部份完成的TFT；(d)翻轉具源極與汲極電極的Si NM至塗覆粘合劑的PET基板上；(e)乾式蝕刻活性區域周圍；(f)沈積溝槽上方的Al2O3閘電極層與金閘電極；(g)在PET基板上彎曲的TFT陣列光學影像 
（來源：University of Wisconsin Madison）

由於採用了獨特的3D電流流動模式，高性能的電晶體得以消耗更低能量且更有效地作業。而且，相較於傳統製造製程，由於研究人員的方法使其能夠蝕刻更窄的溝槽，讓他們也能在矽奈米薄膜(由於塑料基板上暴露的光衍射以及基板的熱塑性，使其非常難以處理)上實現，此外，還可讓半導體製造商在軟性薄片上封裝更多電晶體，以捲對捲(roll-to-roll )製程重複使用模具，從而大量製造軟性電子。

根據研究人員表示，利用半導體奈米薄膜在塑料基板上所製造的軟性電晶體，最小通道長度約為1um，這比他們提出的設計還大了10倍。

編譯：Susan Hong

(參考原文：Roll-to-Roll Flexible Electronics to Hit?，by Julien Happich)