真乄科技業的頂尖投資團隊

三星電子開創了內存芯片的3D時代。三星電子近日表示，從本月6​​日起在全球最先開始量產突破半導體微細化技術極限的新概念3D垂直堆疊型結構NAND閃存芯片(3D Vertical NAND, 3D V-NAND)。

此次推出的3D垂直堆疊型結構NAND閃存芯片規格為128Gb，為業界最大容量。該產品同時採用了三星獨創的“3D圓柱形電荷捕獲型柵極存儲單元結構技術(3D Charge Trap Flash)”和“3D垂直堆疊製程技術”，與採用20納米級單層結構的高性能NAND閃存產品相比，密度提高了兩倍以上，由此顯著提高了生產效率。

到目前為止，投入量產的閃存芯片採用的是40多年前開發的浮柵(Floating Gate)結構，其原理是將電荷儲存於導體。隨著近來10納米級製程工藝開始投入使用，存儲單元間的間隔大幅縮小，使得電子外漏導致的電子乾擾現象越來越嚴重。可以說，NAND閃存的微細化技術已達到了物理極限。

然而，三星電子此次將原來單層排列的存儲單元以3D垂直堆疊方式重新排列，不僅同時實現了“結構創新”和“製程創新”，更將原有問題一併解決，為業界開創了“ 3D閃存芯片量產新紀元”。

三星電子通過多年研究設計出的“3D圓柱形電荷捕獲型柵極存儲單元結構技術(3D Charge Trap Flash) ”把存儲單元像蓋摩天大樓一樣垂直堆疊24層，是三星電子在全球領先開發的2D平面電荷捕獲型柵極芯片技術(2D CTF)的立體3D進化版。採用該結構的存儲單元通過把電荷存儲在具有高穩定性的絕緣體中，大幅減少了上下存儲單元間的電子乾擾現象。新產品的寫入速度將提高兩倍，作為存儲單元壽命衡量標準的可擦寫次數隨產品種類不同也將提高兩倍到十倍不等。

“3D垂直堆疊製程技術”則是實現在盡可能小的芯片上放置盡可能多的組件的技術。三星電子開發了從高層向低層穿孔以連接電極的蝕刻技術，以及將存儲單元垂直圍繞在各層板面上的門極結構技術等一系列獨特並有突破性的工藝技術。

此外，三星電子在過去十年研究"3D垂直堆疊型結構NAND閃存(V-NAND)技術"的過程中，研發了300餘項核心專利，並已在韓國，美國和日本等世界各國提出了專利申請。

由此，三星電子成功突破了10納米級以下半導體技術的極限，為將來推出1Tb以上大容量NAND閃存確保了技術來源，也掀開了NAND​​閃存技術革新的新篇章。換句話說，今後的技術競爭將不再是利用最新的光刻設備來追求微細化的競爭，而是迎來了通過加高堆疊層數來實現大容量化的徹底的技術轉型。

三星電子存儲芯片事業部閃存開發部負責人崔定爀專務表示：“過去數年間，公司全體員工為突破半導體技術極限並實現技術革新付出了辛勤勞動。公司今後將持續推出具有更高密度和更優良性能的產品，為世界IT產業的不斷發展貢獻力量。”

據市場調查機構預測，世界NAND閃存芯片市場將持續增長，從今年的236億美元增長到2016年的308億美元。

三星電子在全球首次量產3D垂直堆疊型結構NAND閃存，確保了絕對的產品競爭優勢，並將在今後以差別化的獨創技術持續加強存儲器芯片事業的競爭力。

　　參考資料

　　※NAND閃存(NAND Flash Memory)

在斷電情況之下也能完整保存數據的存儲器半導體，主要用於在智能手機中存儲音樂，照片和視頻等，也可用於取代傳統HDD硬盤的固態硬盤SSD中。

　　※浮柵結構(Floating Gate)

是NAND閃存中用來存儲數據的基本單位存儲單元的結構。傳統的NAND閃存是由控制柵和浮柵組成，並在以導體製成的浮柵上存儲電荷。當微細化發展到10納米級以下時，存儲單元之間的電極干擾將會加重，使得製程的微細化變得很困難。

　　※CTF結構(Charge Trap Flash)

僅由控制柵組成，取代傳統浮柵的是奶酪狀的絕緣體，並在該絕緣體的空隙中存儲電荷。由於只有一個柵極，存儲單元的高度因而較低，而且絕緣體可以減少存儲單元之間的干擾，相對更容易實現微細化。

　　※3D CTF結構(3D Charge Trap Flash)

將傳統的單層CTF結構改良升級為3D立體結構。原來長方形的控制柵被改為像戒指一樣中空的圓柱體，因而可以最大化的利用空間，並使堆疊製程更加容易實現。

來源： 國際在線