在過去，由於軟體內容不多、產品製備不容易延滯，開發業者會先設計硬體，再完成軟體設計。時至今日，軟體內容大增，軟體設計逐漸比硬體佔更多時間與成本，且是產品功能重要實現關鍵。
軟體功能受到重視之甚，使得硬體開始被視為支援軟體最佳化之平台。現在許多開發業者會先設計軟體，並依據成本、功耗、記憶體容量、體積等軟體效能限制，去建造支援該軟體的硬體設計。
軟、硬體不只是技術層面需要顧及，還牽涉到公司結構問題，傳統公司部門分化根深蒂固，而組織須將整體系統列入考量而非單純優化軟體或硬體。
電子系統層級(ESL)技術和高階合成(High Level Synthesis；HLS)解決方案無法解決此問題，因為這些解決方案試圖以硬體取代軟體。
雖然產業對於軟體設計複雜度、原型、驗證品質等要求提升使成本大增，不過進階驗證方法、大規模IP廣泛應用、複雜性轉移至軟體、數位與類比工具演進等現象，都使得設計成本相對降低。
而物聯網(IoT)興起也創造許多新的產業結構需求，帶來包括小規模設計與彈性成本等不同機會，更使人們對於區塊創造與整合自動化、全晶片驗證、平台程式設計的需求大幅提升。
此外，物聯網新進公司不見得需要習得電子設計技能。在很多情況下，軟、硬體最佳化是橫跨整體產業的挑戰，並不只是IC設計者或組織內部門單方面的問題，因此，IC設計者得顧及整體產業格局，也得提升晶片抽象化層次。
在硬體設計專案流程初期，可透過不同開發工具來提早執行軟體整合與抽象化，例如軟體開發工具(SDK)、虛擬平台(Virtual Platform)、RTL模擬、模擬(Emulation)、以FPGA為基礎的客製化原型建造(custom-built FPGA-based prototypes)、運用實際晶片開發版來開發軟體等等。
許多產業人士認為，3D整合硬體構裝設計趨近成熟，將是符合成本效益之解決方案。智慧型系統體積持續縮小後，應用裝置則愈來愈需要將不同技術密集整合於小型封包，包括類比、數位、射頻(RF)、微機電系統(MEMS)等等，能提供更高的連接頻寬、更低延遲性、更大模組化與異質化。
台積電立下長期計畫，欲以3D超級晶片整合技術模擬人腦運作方式。台積電曾於2013年指出，希望以20瓦特功率達到此目標，不過，要達到該整合技術目標，就表示還要比現有晶片技術縮小200倍，預估要等到2028年2奈米節點製程時才有機會實現。
系統級設計師一旦解決3D 整合技術的功率消耗(power dissipation)、溫度、連接度(interconnectivity)、穩定性等問題後，即可獲得效能與功能提升優勢。
未來數年內，愈來愈多電子設計自動化(EDA)工具將從硬體、軟體、系統等層面，影響整體產業的微觀、宏觀設計。不過單靠EDA工具難以解決所有問題，因此EDA、軟體、系統、硬體製造與組裝公司都可能相互購併，以聯手推出有效解決方案。
DIGITIMES中文網 原文網址: 3D晶片設計趨於成熟 半導體未來走向整合開發 http://www.digitimes.com.tw/tw/dt/n/shwnws.asp?CnlID=1&cat=40&id=0000444654_5NZ5E0796053TS3RMGLC1&ct=1&wpidx=3#ixzz3nvvwagjc
留言列表
生技醫療產業 (1)