真乄科技業的頂尖投資團隊

GlobalFoundries 公司正在仔細考慮其 20nm 節點的低功耗和高性能等不同製程技術，而在此同時，多家晶片業高層也齊聚一堂，共同探討即將在2014年來臨的 3D IC ，以及進一步往 7nm 節點發展的途徑。
IBM 的專家指出，下一代的20nm節點可支援最佳化的低功耗和高性能製程技術。而 GlobalFoundries 將在今年八月決定，是否提供這些不同的製程選項。

這些僅僅是今年度 GSA Silicon Summit 上討論的兩個焦點。與會的晶片業高層還討論了預計在2014年到來，但仍面臨諸多挑戰的 3D IC ，以及腳步緩慢但仍然預見可朝 7nm 邁進的 CMOS 微縮技術。

“台積電最近表示其 20nm 節點在製程最佳化方面並沒有顯著差異，但我並不這麼認為，” IBM 院士暨微電子部門首席技術專家Subramanian Iyer說。“我相信，在相同的節點上，你可以擁有兩種不同的製程，”他在主題演講中表示。

事實上， GlobalFoundries 正在考慮是否是在為 20nm 提供高性能和低功耗製程。

“我們仍在與主要客戶討論該做些什麼，針對性能和功耗方面，可能要做出更多取捨，” GlobalFoundries 先進技術架構主管Subramani Kengeri表示。

他指出， 20nm 的變化空間可能相對更加狹小，而且從經濟面來看也未必可行。IBM的Iyer則認為，台積電決定僅提供一種20nm製程，其經濟面的考量可能多於技術面。

接下來，採用FinFET的14nm製程，則將為晶片產業開創更大的機會，如提供0.9V的高性能版本，以及0.6V的低功耗變種製程等。此外，與傳統轉移到一個新製程節點相較，14nm節點可提供的利益也預估將高出兩倍之多。

從歷史角度來看，要為每一個節點提供不同製程變化，都會需要在基礎製程上添加獨特且複雜的特性，IBM的Iyer說。他指出，過去，我們在每一代製程節點都擁有不同功能的製程，現在不大可能驟然讓它們完全消失。

20nm仍有變化空間，Subramanian Iyer說。

2014年，迎接3D IC到來

此外，晶片業高層也探討了幾種可望在2014年量產，採用矽穿孔(TSV)的3D IC。

思科系統(Cisco Systems)封裝專家暨技術品質部副總裁Mark Brillhart表示，3D IC將改變遊戲規則。他認為3D IC將有幾種不同的形式，而且很快就會步入大量應用。

“自1996年的覆晶封裝技術熱潮以來，我從未想像過封裝技術能再次令人感到振奮，”Brillhart說。

高通(Qualcomm)“非常高興”能在實驗室中採用Xilinx的2.5D FPGA來開發原型，高通工程部副總裁Nick Yu表示。他預計，運用TSV來鏈接Wide I/O的高階智慧手機用行動應用處理器最快今年或明年便可問世。

“我們會在許多不同領域看到這些強大的3D技術，”IBM的Iyer表示，他們已經製造出了數款使用TSV堆疊處理器和DRAM的原型產品。

目前的CPU有8～12個核心，未來還將朝採用3D IC技術，堆疊24個核心與DRAM還有散熱片的方向發展。IBM也對於‘在矽中介層上建構系統’(system on an interposer)的2.5D模組深感興趣，在這些模組中，記憶體晶片在矽基板上圍繞著處理器而建置，並使用去耦電容來改善功率調節性能。

“這個領域不斷出現更多的創新，它們將帶來更顯著的差異化，但共同點在於它們都將提供適合行動應用的優勢，”他補充說。

但3D晶片仍有許多待解的難題。工程師仍不知如何解決3D IC產生的熱問題，他們需要新的測試策略和製造工具，他們也正在推動各領域的設計師們形成新的供應鏈，就各種技術和商業問題展開深入合作及探索。

“現階段，成本是3 D晶片面臨的最大問題，”高通的Yu表示。

他表示，台積電提出的端對端(end-to-end) 3D服務會是低成本的說法並不能讓他信服。他進一指出，不同的3D產品會需要不同的供應鏈。

“設備占單位成本很大一部份，”日月光集團(ASE Group)工程暨業務部資深副總裁Rich Rice說。該公司正在安裝接合╱分離(bonding/de-bonding)、晶圓薄化和其他負責處理所謂3D製程中間步驟的設備。“即使是在較傳統的後段製程領域，當我們決定量產，我們也必須擔負必要的資本支出，”Rice說。

應用材料(Applied Materials)發言人指出，業界需要新的3D系統，設備製造商正在努力準備為450mm晶圓和20、14nm節點做準備。

思科的Brillhart表示，他擔憂的事情還有很多，包括為了找到讓3D晶片獲利的可行方法，彼此競爭的公司有時也必須合作。

摩爾定律步伐緩慢

好消息是，專家們認為，一直到至少7nm節點，都不會出現根本性的障礙。但壞消息則是“更微小節點的優勢正不斷被侵蝕，”IBM的Iyer說。

罪魁禍首就微影技術。今天業界採用的193nm浸入式微影技術已經被要求用在22甚至14nm節點。

“這導致了愈來愈高的成本，”Iyer說。“另外，複雜的圖形解決方案也讓我們感到焦慮。”

微影成本確實會在20nm和14nm節點劇烈飆升，GlobalFoundries的Kengeri表示。他指出，額外的複雜性以及製程和設計成本，是讓傳統晶片產業每兩年跨越一個技術世代的時程開始延長的主要原因之一。

業界多花費了三季的時間來達到符合品質要求的32/28nm技術節點，這要比過去所花費的時間多出一季，Kengeri說。“可看到整個產業的腳步正在趨緩，”他表示。

根據美林(Merrill Lynch)的報告，一個14nm的SoC專案成本可能會上揚到2.5億美元，Marvell Semiconductor製造部副總裁Roawen Chen說。光罩成本約700萬美元，且從投片到產出首個矽晶片的時間可能會延長到六個月，他表示。

“事實是它將變得更加昂貴，”Chen說。

但也有好消息，IBM的研究人員已經發現了製造出僅內含25個原子元件的方法，這為邁向7nm製程節點開啟了全新道路。“在朝7nm前進的道路上，我們並沒有看到根本性的問題存在，”Iyer說。

編譯： Joy Teng

(參考原文： Chip execs see 20 nm variants, 3-D ICs ahead ，by Rick Merritt)