由IEEE Electron Device Society主辦的半導體互連（佈線）技術相關國際會議“IEEE International Interconnect Technology Conference(IITC)2016”於5月23～26日在美國聖荷西舉辦。這是該會議時隔兩年再次回到美國，共有超過230人參加，展開了積極的討論。
IITC 2016的論文數量為一般口頭演講（包括主題演講）45件，展板發表33件。一般演講按領域劃分，涵蓋矽化物的“MUP（Materials and Unit Processes）-Metal”領域最多，佔36％，其次是“MUP-ILD（絕緣膜）”領域的16％，體現出了與AMC（ Advanced Metallization Conference）聯合舉辦的效果。之後依次是“Process Integration”領域和“Novel Systems”領域（均為14％）、“3DSystems”領域（12％）、“Reliability”領域（9％）。按機構劃分，產業界佔37％、大學佔29％，其餘為研究機構。與2015年相比，產業界的論文有所增加，內容也大多是實現5nm工藝所需的更具現實性的技術。
在正式會議的前一天舉辦了工作會議，因為學會參加費包括了工作會議的費用，所以現場座無虛席。在會上，演講者介紹了銅佈線的替代技術和新型輸送方式、腦型計算機等最新研究結果。在次日開幕的正式會議上，演講者按照上述領域劃分，發表了論文演講。 Keynote（主題演講）的內容包括Process Integration、MUP-ILD、MUP-Metal、Reliability、Contact&Silicide、3D Systems。下面就來介紹一下工作會議及正式會議的演講內容。
討論銅佈線替代技術和新型輸送方式等
在工作會議上，演講者介紹了銅佈線替代技術和新型輸送方式、腦型計算機等的最新研究成果。美國佐治亞理工學院、東電電子和imec在演講中談到了邏輯IC未來的微細化發展。佐治亞理工學院在演講中展示了基於實際芯片設計的計算結果，結果表明，對於FinFET和FET結構的下一個最有力候選VFET（Vertical FET），佈線的RC延遲的影響會進一步加大，需要設法調整佈線結構。 imec在演講中介紹了佈線技術的發展路線圖，表示對於5nm工藝，Cu-RIE（Reactive-Ion Etching）和半鑲嵌結構等新型銅佈線結構的前景備受看好，而對於3nm以後的工藝，鎳（Ni）佈線等替代金屬佈線、新型輸送方式——碳材料（石墨烯、碳納米管等）和自旋前景光明。
另外，作為減少電力消耗的解決方法，佐治亞理工學院介紹了由細胞神經網絡與自旋組成的器件；美國加州大學伯克利分校介紹了參考生物的大腦活動，分層次按照功能設計電路的“hyper-dimensional computing”。其目的都是要在半導體上模擬生物的神經元活動，構建功耗比CMOS更低的系統。美國斯坦福大學就片上矽光子發表報告，介紹了激光、調製器、波導和接收器等元件的最新研究內容。
英特爾開發出截至14nm節點的魯棒算法
在Process Integration領域，英特爾、IBM、GLOBALFOUNDRIES和imec微電子研究中心等發表了演講。英特爾在主題演講和一般演講中，分別從電路設計和工藝技術的角度，介紹了魯棒算法的研究成果。主題演講中，英特爾以“Moore’s Law is not about a technology,but an economics”為題，強調單晶體管的單位成本還在不斷下跌，今後這一趨勢也不會改變。在介紹14nm節點之前的技術變遷時，英特爾表示，通過在芯片內集成有效電力和系統性變化的管理功能，該公司進行了魯棒性的設計。在一般演講中則圍繞實現魯棒性製造的工藝技術，介紹了採用SADP（Self-Aligned Double Patterning）取代LELE（Litho-Etch-Litho-Etch）、為降低RC延遲而改變寬高比和減薄隔膜。
IBM在一般演講中講解了7nm節點的佈線技術，介紹了通過組合EUV（ExtremeUltraviolet）、介電常數為2.45的ULK（Ultra Low-K）、鈷（Co）襯套，形成節距為36nm的雙鑲嵌結構，達成可靠性規範與低佈線阻力的情況。還展示了用來降低介電常數的SiNO膜、用來提高可靠性的氮化技術、CVD-Co cap技術等基礎技術。而GLOBALFOUNDRIES、imec和東電電子則披露了釕（Ru）佈線的研究成果。研究涉及隔膜、襯膜、導電體等多種用途。 imec在研究中對相當於5nm節點的佈線結構進行了電阻率及可靠性驗證，得到的結果是優於銅佈線。
對於實際芯片電路上TDDB的新解釋
絕緣膜TDDB（Time-Dependent-Dielectric-Breakdown，隨時間的擊穿特性）通常是根據加速實驗的結果，通過回歸曲線定義實際工作電壓下的壽命。但隨著絕緣膜開始採用ULK，各公司爭相提出“E model”、“Root-E model”、“Power E model”等定義，展開了激烈的爭論。
台積電將目光鎖定在加速電壓與實際工作電壓下TDDB測試的行為差異，作出了新的解釋。該公司注意到，實際工作電壓下不僅存在加速電壓下可以觀察到的缺陷成核，還存在表示缺陷正在生長的漏電流遷移。通過求出缺陷生長時間與電壓的相關關係，該公司發現，在實際電路中的TDDB壽命遠長於傳統加速試驗得到的預測壽命。
圍繞TSV和器件展開熱烈討論
在3D Systems領域，除了關於TSV（Through Silicon Via）的內容外，還有關於轉接板、3D存儲器等器件的發表。對於TSV技術，東電電子介紹了使用納米焦點X射線檢查設備觀察TSV內的孔穴、基於建庫的自動分類技術。
美國德克薩斯州大學奧斯汀分校對通孔直徑不同的樣品進行實驗的結果顯示，縮小TSV直徑並沒有達到提高可靠性的預期效果。美國Broad Pak公司在關於2.5D/3D的演講中介紹稱，降低Si轉接板成本的關鍵，在於降低TSV曝光和金屬嵌入工序的成本。
碳材料與自旋研究進展顯著，課題趨於明確
關於曾經在IITC上討論過的“Beyond Cu”主題，隨著研究的進展，各項技術的實用化課題逐漸明確。關於碳材料，在本屆會議上，imec和法國CEA-Leti研究中心通過計算和實驗結果，展示了碳材料的潛力。特別是石墨烯，計算結果顯示，以10nm寬的細線進行比較，10層的多層石墨烯佈線能夠實現優於銅佈線的RC延遲。
佐治亞理工學院和imec分別在工作會議上發表演講，指出了石墨烯存在的接觸電阻與單層電阻高、邊緣平滑度、基板造成的影響、維持平均自由程等課題。佐治亞理工學院表示，基於自旋的佈線技術存在弛豫時間隨微細化變短的課題，需要採用新型電路方式。這些課題都是首次在IITC上提出，隨著相關研究的進展，實現的可能性估計會不斷攀升。
下屆（2017年）IITC將首次在台灣舉辦，將於5月16日～18日期間在新竹市的國賓大飯店舉辦。
資料來源:IEEE（特約撰稿人：磯林厚伸，松本晉，IITC論文委員）
留言列表
生技醫療產業 (1)