真乄科技業的頂尖投資團隊

EDA 供應商 Cadence Design Systems 日前宣佈，已運用 IBM 的 14nm 絕緣層上覆矽(SOI) FinFET 製程開發一款基於 ARM 處理器的測試晶片。該晶片採用 ARM Cortex-M0 核心，這也是 ARM, Cadence 和 IBM 共同開發 14nm 及以下節點 SoC 之三方合作協議的一項成果。
該晶片是為了檢查採用 14nm 節點之晶片的參數和IP所設計。除了 ARM 核心以外，這款測試晶片還包含了 SRAM 和其他電路模組。 Cadence 表示，這款晶片可為 ARM 基於 FinFET 的實體IP開發提供必要的特徵資料。另外，該設計還可支援雙重圖案微影。

IBM 半導體研發中心副總裁 Gary Patton 表示，這顆14nm測試晶片代表著我們在FinFET on SOI上已運用其內建的介電質隔離獲得顯著進展。這款測試晶片採用 Cadence 的 Encounter數位設計工具、 FinFET 標準單元庫和 Cadence 的 Virtuoso 工具。

編譯： Joy Teng

(參考原文： Cadence, IBM push SOI FinFET design to 14-nm ，by Peter Clarke)