意法半導體（ST）與CMP（Circuits Multi Projets）攜手宣佈，大專院校、研究實驗室及企業將可透過CMP提供的矽晶中介服務使用意法半導體的28奈米（nm）CMOS製程開發晶片設計。
雙方在上一代CMOS合作專案的成功促使了這次推出的28奈米 CMOS製程服務。雙方於2008年、2006年、2004年及2003年分別推出 45奈米、65奈米、90奈米及130奈米製程服務。此外，CMP並為意法半導體提供65奈米和130奈米絕緣層上覆矽（Silicon-On-Insulator，SOI）以及130奈米 SiGe製程服務。舉例來說，170所大專院校和企業已可使用意法半導體的90奈米 CMOS製程設計規則和工具，200餘所大專院校和企業（60%爲歐洲客戶；40%爲美洲和亞洲客戶）已可使用65奈米bulk和 SOI CMOS製程設計規則和工具。目前，45/40奈米 CMOS製程服務仍在開發階段。
CMP總監Bernard Courtois表示：「客戶對使用這些製程設計晶片非常感興趣，大約有300項專案採用90奈米技術（皆已於2009年完成）、200項專案採用65奈米技術。此外，採用65奈米 SOI技術的專案更達60項，多所歐洲、美國及亞洲的知名大專院校已因CMP / 意法半導體的服務而受益。」
CMP多專案晶圓服務（multi-project wafer service）能讓設計單位機構獲得從數十片至幾千片不等的先進IC。最小計價面積為一平方毫米（mm2），28奈米 CMOS製程服務價格固定在每平方毫米15,000歐元。
意法半導體前端技術與製造部大專院校及對外關係總監Patrick Cogez表示：「這項令人振奮的專案代表著我們對教育和研究領域的重視與貢獻。使用最先進的技術對大專院校生和研究人員而言是非常重要的，透過與CMP合作，二十年來意法半導體始終爲學術領域提供最先進的技術。確保大專院校能夠使用我們最先進的技術，並吸引優秀的青年工程人員加入意法半導體，這也是我們身為技術領導者對社會的長期承諾之一。」
留言列表
生技醫療產業 (1)