將電阻式RAM (ReRAM)嵌入主流邏輯製程技術中，可能會為系統單晶片(SoC)的設計帶來重大影響，台積電(TSMC)也密切注意此一新興趨勢。
一份即將在12月舉辦的2012年國際電子元件會議(2012 International Electron Devices Meeting)論文清單中，列出了由國立清華大學的研究團隊和台積電共同撰寫的文件。
該論文名為《在純CMOS邏輯製造中的High-K金屬閘極接觸式RRAM (CRRAM) 》(High-K metal gate contact RRAM (CRRAM) in pure 28-nm CMOS logic process)，指出已經在HKMG 28nm CMOS邏輯製程中實現了CRRAM單元，無須使用任何額外的光罩或製程步驟。他們使用了35nm x 35nm的接觸過孔來製作。
據論文介紹，已成功展示與驗證一完全相容於90nm互補式金氧半(CMOS)邏輯製程技術下之新穎的接觸電阻式記憶體(CR-RAM)，這元件的記憶端點是將TiN/TiON/SiO2材料堆疊於鎢接觸點(W contact)與N+矽之間以實現之。此外，它呈現了絕佳的元件特性例如：快速編程、製程簡單、免疫於重複寫入之影響、具非揮發性等，且資料保存力於150℃的測試溫度下更是超越了1,000小時以上。
與其他類型的ReRAM陣列和常規邏輯製程相比，這種設計更加緊湊。2010年，該小組便曾在90nm CMOS邏輯製程開發出1T-plus-1R ReRAM，並聲稱具有100萬次的讀-寫週期耐力。
編譯： Joy Teng
(參考原文： Taiwan embeds ReRAM in 28-nm logic process，by Peter Clarke)
Source:電子工程專輯
留言列表
生技醫療產業 (1)