近年隨智能行動裝置持續對於「輕薄」、「低功耗」能力的迫切需求,「輕薄短小」已成行動裝置的設計圭臬,因此,面對未來芯片設計之趨勢,為免因主打微型設計而無法兼顧效能的情況,透過矽穿孔(TSV)技術將芯片堆疊成立體形式的三維芯片(3D IC),已成為既節省佔位空間又能不犧牲效能的必經之路,3D IC將憑藉著更低的成本、更小的體積,以及推動芯片功能進化等優勢,成為未來半導體產業的新典範。

根據市調研究機構Yole Developpment預測,自2009~2012年3D IC芯片市場的年復合成長率將超過60%,而去年全球使用TSV封裝的3D IC或3D WLCSP平台(包括CMOS影像傳感器、環境光傳感器、功率放大器、射頻和慣性MEMS元件等)產值約為27億美元,並預估在2017年成長到400億美元,佔半導體市場產值9%,更加證明3D IC是半導體封裝的必然趨勢,唯實體製造、集成和產業平台的商業模式等層面仍存在許多挑戰。

3D IC技術不同於傳統的2D IC製程,將不同功能的芯片以並排的方式集成成1顆,而是用更進階的技術將不同功能的芯片,用垂直堆疊方式,然後用矽穿孔(TSV )技術,將不同芯片的電路集成,有效縮短金屬導線長度及聯機電阻,讓3D IC具有低功耗、高集成度及高效能等特性,符合電子產品追求輕薄短小的新趨勢,也成為近年業者積極切入的次世代技術。

眼見3D IC的技術儼然成為半導體產業的新典範,讓台積電也決定在20納米製程跨足後段3D IC封測,從日月光、矽品及力成等封測業挖角,全力揮軍3D IC高階封測市場,也使外界擔心會對日月光及矽品等封測試廠造成衝擊,將會讓原本合作密切的關係轉變為既競爭又合作的尷尬關係。近年除了力成早已鴨子划水積極切入該領域,日月光、矽品這些具有足夠財力投入3D IC研發及建構產能的大型封測廠,下半年起也積極佈建3D IC封測產能。

日月光將處理器、RF與Mobiel Ram等異質晶片以垂直堆疊方式做結合的3D IC,具有集成度高的優勢,並大幅推昇運算效能,且有效降低功耗,因而成為產業競相佈局的新市場,日月光已先在28納米導入2.5D封裝技術,並開始承接應用在個人計算機及手機的處理器、芯片組、基頻元件等為主的訂單,下半年也將積極佈建3D IC產能,預估2013年開始接單生產。
不讓日月光專美於前,同樣身為封測雙雄的矽品,日前也已向中科申請5公頃用地,打造未來3~5年的高階封測基地,作為矽品首座以3D IC 、層疊封裝PoP(Package on Package)和銅柱凸塊等先進封裝的製造基地,估計投資金額約20億元。

力成更強調是唯一擁有矽穿孔(TSV)生產線的封測廠,力成與爾必達合作開發3D IC將近2~3年的時間,目前已有數家客戶將產品委由力成試產,產品主要應用在存儲器、處理器等芯片堆疊。力成的3D IC技術最快可應用於存儲器(Memory Cube),現已送至客戶手上認證中,力成預估3D IC在2014年將對營收產生明顯貢獻。

3D IC技術被視為未來芯片發展趨勢,但是目前整個供應鏈尚未明朗,原先外界預估可望於明年開始大量生產,現今放量卻仍面臨很大的挑戰,包括成本、供應鏈生態、商業模式等問題,真正量產的時間可能將遞延至2015~2016年。

而3D IC將為產業鏈的架構帶來極大改變,並非僅著眼於前端或後端製程執行矽穿孔,關鍵在於晶圓代工廠、集成元件製造商(IDM)及封裝廠如何創造新的垂直合作關係,儘管台積電揮軍3D IC高階封測市場,引發外界關心是否衝擊與後段封測廠的合作關係,但新技術發展之初,晶圓代工和封測端都會多少投資後段及前段技術和製程,前段晶圓代工廠投資後段製程也並非頭一遭,相信台積電與後段封測大廠會找到最佳分工模式,一同創造共存共榮的環境。

arrow
arrow
    全站熱搜

    Shacho San 發表在 痞客邦 留言(0) 人氣()