晶圓代工大廠台積電(TSMC)資深研發副總裁蔣尚義(Shang-Yi Chiang)在日前於美國舉行的ARM技術論壇(TechCon)上表示，在接下來十年以FinFET技術持續進行半導體製程微縮的途徑是清晰可見的，可直達 7奈米節點；但在 7奈米節點以下，半導體製程微縮的最大挑戰來自於經濟，並非技術。
蔣尚義表示，他有信心半導體產業將在接下來十年找到克服7奈米以下節點技術障礙的解決方案；但也指出，新技術雖然能實現7奈米以下節點製程晶片量產，卻可能得付出高昂代價：「當製程節點演進，我們也看到晶圓製造價格比前一代製程增加了許多。」
在ARM技術論壇的另一場專題演說中，EDA供應商Cadence Design Systems旗下Silicon Realization部門的資深研發副總裁徐季平(Chi-Ping Hsu)，簡報了半導體製程從32/28奈米節點過渡到22/20奈米節點的製程技術研發成本增加幅度；他舉例指出，如果32/28奈米節點縮需成本是12億美元，來到22/20奈米節點，該成本規模將增加至21至30億美元。
至於晶片設計成本，則會從32奈米節點所需的5,000萬至9,000萬美元，在22奈米節點增加至1.2億至5億美元。徐季平並指出，在32奈米節點，晶片銷售量需要達到3,000至4,000萬顆，才能打平成本；但到了20奈米節點，該門檻會提高至6,000萬至1億顆。
FinFET是一種 3D電晶體技術，目前正初步獲得晶片製造商的採用；大廠英特爾(Intel)則是將其3D電晶體技術稱為「三閘(tri-gate)」，業界預計該公司將在今年底推出採用3D電晶體技術所生產的22奈米晶片樣品。
蔣尚義表示，22奈米節點會是半導體產業採用平面電晶體技術(planar transistor)的最後一個世代：「在此之後，該技術就會功成身退。」
編譯：Judith Cheng
(參考原文： TSMC's R&D chief sees 10 years of scaling，by DylanMcGrath)
留言列表
生技醫療產業 (1)