真乄科技業的頂尖投資團隊

賽靈思(Xilinx) 即將在今年秋天推出一款採用全新堆疊矽晶片互連的 FPGA 樣品，該元件包含200萬邏輯單元。這款晶片展示了俗稱的2.5代矽中介層(silicon interposer)技術進展，然而，在採用矽穿孔(TSV)技術發展全3D堆疊時，Xilinx和其他業者卻仍然面臨諸多挑戰。
“我們所做的僅僅是一個開端，”Xilinx可編程平台開發部資深副總裁Victor Peng表示。 “我們相信全3D晶片必然會實現，但它將需要更長的時間。”


台積電的目標是成為‘一站式’的3D IC供應商，並藉由完整TSV流程來展示該公司的初步成果，希望明年能使用銅互連。預估英特爾 (Intel)和三星(Samsung)等廠商也將及早朝該技術轉移。


“如果你可以做端對端的整合，就能盡量縮短流程，那麼你就可以獲得更好的良率和可靠性，”台積電互連及封裝研發部資深總監Doug Chen-Hua Yu說。


針對這部份，Elpida也表示已經設計出一款2Gb的DRAM，該晶片包含2個用880個TSV連接的DDR3 x32晶粒。與欲取代的雙晶片方案相較，這款晶片降低80%的有功功率、50%的待機功率，且尺寸僅有三分之一，這讓TSV“對系統設計展現了真正的吸引力，”Elpida的TSV封裝開發部門副總裁Takayuki Watanabe說。


今年稍早，該公司與 Powertech Technology和聯電(UMC)就開發3D晶片進行策略結盟。三家公司瞄準了三個市場：行動系統、高階繪圖，以及電腦領域。


使用線接合(wirebonding)在晶粒週圍連接來進行晶片堆疊的方法，已經在手機和其他產品中行之有年了。而新技術則必須對晶片鑽孔進行金屬互連，以提升頻寬。


“新技術涉及的層面絕不僅是另一個維度(dimension)的佈局規劃和佈局佈線工作，”Xilinx的Peng表示。“只是連接晶粒並不代表堆疊，這樣做你無法生產出最佳產品，”他說。


“我們必須重新思考架構，因為我們是在尋求真正的3D FPGA，”Peng說。


Xilinx稍早前曾公佈即將發佈的FPGA細節。該元件用平行排列(side-by-side)方法整合了4個Xilinx 7V2000T slice，採用台積電的65nm矽中介層技術連接。


“我們可看到這項技術將邏輯密度增加了3.5倍，用戶還可以依照需求匹配系統級頻寬，同時控制功耗，”Peng說。該晶片運作在‘數十瓦’的功率等級，而且毋須外部冷卻機制，他補充道。


Xilinx能夠使用堆疊技術的部分原因，是因為FPGA公司大多擁有自己的設計工具。而用於3D IC的標準EDA工具大多仍處於開發階段。


“我們看到業界對這項技術的興趣不斷提升，並希望它能透過一些應用真正被採用，”Peng表示。“對通訊設計來說，要將三或四個現有的FPGA匯聚成一個，或是使用ASIC原型，都是非常引人矚目的。”


TSVs expected in 2013


TSV：預計2013成真


“我猜2013年採用TSV的產品將開始出貨──或許不是大規模，但它應該會開始，”日月光研發中心總經理唐和明說。“最初他們將採用28nm節點，但讓它們更具成本效益將是關鍵，因為客戶僅會支付一些額外費用，”他表示。


“成本可能非常驚人，因為在熱及機械應力等因素影響下，TSV周圍的電晶體將會衰退，所以，如果你在晶片上放太多TSV，你將會失去的性能和空間，”Peng說。


迄今3D技術的成本仍然非常高昂，Sony電腦娛樂的技術平台資深副總裁Teiji Yutaka表示，Sony考慮在其PlayStation遊戲機中使用該技術。他同時指出，這項新技術需要更好的晶粒探測、更多供應商，以及針對可互換記憶體部份的佈局標準。


在此同時，雙方的技術流程和商業模式都需要重新定義。Xilinx正與台積電、Amkor和Ibiden就其晶片共同合作，但該公司表示，截至目前，至少有五種不同的3D IC流程。


“長期看來，這些設計流程仍會經過沈澱與篩選，”彭說。


“我不認為未來該技術的商業模式會有標準答案，” 己經針對TSV進行八年研究的IMEC Research執行長Luc Van den hove說。他表示，代工廠會盡力獲得更多業務，但另一方面你還必須整合記憶體，所以也會有其他供應商參與。