22nm之後--下一代電晶體競賽開跑

圖1:通道上的閘極控制可消除短通道效應。


在22nm,或許是16nm節點,我們將需要全新的電晶體。而在這其中,爭論的焦點在於究竟該採用哪一種技術。這場比賽將關乎到電晶體的重新定義。在22/20nm邏輯製程的開發中,業界都爭先恐後地推出各種新的電晶體技術。英特爾(Intel)三閘極(tri-gate)元件已取得重大進展。許多研究人員也正努力推動 FinFET元件的研究工作。而包括ARM在內的多個主要的歐洲組織,以及美國的Globalfoundries則專注於研發完全耗盡型SOI (fully-depleted SOI, FDSOI)技術。不過,最近新創業者SuVolta和富士通也提出了另外一種嶄新的選擇。
電晶體設計會對所有下游的設計工作帶來深遠影響──從製程設計到實體設計都包括在內,其涵蓋領域甚至包含了邏輯設計師在功率和時序收斂方面的權衡。


問題在哪裡?


為何製程工程師們痛下決心革新電晶體設計?最簡單的回答是短通道效應。不斷追逐摩爾定律(Moore’s Law)的結果是MOSFET通道長度不斷縮減。這種收縮提高了電晶體密度,以及其他的固定因素和開關速度等。但問題是,縮短這些通道卻也帶來了諸多嚴重問題。針對這些問題,我們可以簡單地歸納為:當漏極愈接近源極,閘極便愈來愈難以夾止(pinch off)通道電流(圖1)。這將導致次閾值漏電流。


自90nm節點以來,這場對抗漏電流的戰役已經持續許久。向全high-k/金屬閘極(HKMG)的轉移,讓閘極能在不讓漏電流失控的情況下更好地控制通道電流。但到了22nm節點,許多人認為,平面MOSFET將輸掉這場戰役。目前還沒有辦法在足夠的性能條件下提供良好的漏電流控制。“HKMG解決了閘極漏電流,”一位專家表示。“現在,我們必須解決通道漏電流了。”


平面電晶體:又一次?


並非所有人都同意平面MOSFET將走入歷史。其中最主要的代表是台積電(TSMC),該公司2月起在20nm製程中採用平面電晶體。但此舉召來了許多強列反對,包括來自Globalfoundries的警告。設計人員對短通道平面MOSFET的所有缺點都已經很熟悉了。看來,重新調整單元庫和硬IP模組還比較乾脆。漏電流和閾值的變異或許會比在28nm時更糟,但設計師們現在有了更多可用工具,包括改進過的電源管理、變異容錯電路,以及統計時序分析等,都可協助他們應對這些問題。而當把所有問題端上檯面時,代工廠必須知道,他們的主要客戶──FPGA供應商、網路IC巨擘,甚至包括ARM在內,會提出什麼樣的問題。


不過,仍有許多人持懷疑態度。“台積電表示會在20nm節點使用替換性金屬閘極(replacement-metal-gate)平面製程,”Novellus公司副總裁Girish Dixit觀察道,“但這個決定可能已經改變。HKMG可以控制漏電流,但平面電晶體仍然具有I-on/I-off特徵缺陷。”若台積電的早期採用者發現自己因為平面電晶體而處於競爭劣勢,他們可能會逼迫這家代工巨擘改採FinFET半節點。而這種對峙態勢也可能出現在行動市場,在這個領域,ARM的無晶圓矽晶夥伴們將面臨來自英特爾採用最新22nm三閘極Atom處理器的競爭。


Fin的崛起


有關下一代電晶體的爭論已經持續了10年之久,但英特爾在五月宣佈的22nm三閘極製程象徵著新電晶體技術的一大進展。不過,英特爾的大動作或許是為了回應ARM在行動領域的快速擴張態勢,而非完全著重在原先對新電晶體技術的電路設計、大幅降低訊號雜訊的討論範疇之中。


英特爾三閘極元件是純粹而簡單的FinFET。業界專家們並不認為英特爾試圖營造出顯著的差異化。業界已經為新電晶體技術努力了10年之久,整個產業都致力解決短通道效應,除了英特爾,IMEC也在開發相同的技術。“這個產業中許多人都在開發FinFET技術,”一位製程專家表示。“不同的是,他們選擇了先行發佈。”


事實上,包含FinFET在內的所有下一代電晶體技術,都有一個共同的概念:全耗盡型通道。這個概念能在通道中賦予閘極更多在電場上的控制能力,讓閘極能完全耗盡通道載子。這當然也消除了通道中的主要傳導機制,並有效地讓電晶體關閉。

arrow
arrow
    全站熱搜

    Shacho San 發表在 痞客邦 留言(0) 人氣()