DIGITIMES Research觀察，3D NAND Flash自垂直堆疊48層朝64層邁進，除蝕刻通道厚度增加可能需改採乾蝕刻技術外，由於呈氧化物-氮化物-氧化物交替式沉積的薄膜層數增加，面臨生產效能待提升、沉積層易彎曲、缺陷碰撞更嚴重等課題，使得更多層3D NAND Flash在薄膜蒸鍍製程的難度提升。

半導體薄膜生成主要採用化學氣相沉積(Chemical Vapor Deposition；CVD)技術，其運用熱、電漿、光等化學氣相反應形成薄膜，而CVD又涵蓋電漿輔助化學氣相沈積(Plasma-Enhanced CVD；PECVD)、低壓化學氣相沉積(Low-Pressure CVD；LPCVD)及原子層沉積(Atomic Layer Deposition；ALD)等方式，3D NAND Flash於垂直堆疊的薄膜沉積主要採用PECVD。

3D NAND Flash自垂直堆疊48層增至64層，需追加PECVD製程的次數，理論上，薄膜蒸鍍次數自48次增至64次，所需生產時間將增加約33%，在製程步驟數變多的情況下，有必要提升PECVD生產效能。

除生產效能待提升外，因垂直堆疊層數增加，在下方沉積層所承受負重增加的情況下，沉積層彎曲導致波浪狀薄膜層的問題亦將較以往容易發生，且製程中若產生缺陷，將因層數增加而擴大碰撞，此將對生產良率造成負面影響。

DIGITIMES Research觀察，3D NAND Flash朝64層以上垂直堆疊發展，於薄膜蒸鍍製程，除對PECVD設備需求增加外，尚需設備商配合記憶體業者提升製程技術，朝更快速生產、薄膜平坦一致、低缺陷等目標邁進。

 

3D NAND Flash自垂直堆疊48層朝64層發展在薄膜沉積方面的主要挑戰
資料來源：LAMResearch、南韓NH投資證券，DIGITIMES整理，2016/10

 



原文網址: Research - 3D NAND Flash層數增加　於薄膜蒸鍍製程面臨生產效能與沉積層彎曲課題 http://www.digitimes.com.tw/tw/rpt/rpt_show.asp?cnlid=3&v=20161013-241&n=1&wpidx=8#ixzz4OHcFysVk

arrow
arrow
    全站熱搜

    Shacho San 發表在 痞客邦 留言(0) 人氣()

    E-mail轉寄