整體半導體產業正在嘗試找到一種方法，不需要從矽基板轉換而利用砷化銦鎵(InGaAs)的更高電子遷移率，包括英特爾(Intel)與三星(Samsung)；而IBM已經展示了如何利用標準CMOS製程技術來達成以上目標。
上個月IBM展示了一種將三五族(III-V)砷化銦鎵化合物放到絕緣上覆矽(SOI)晶圓的技術，現在該公司有另一個研究團隊則是聲稱發現了更好的方法，採用標準塊狀矽晶圓並製造出矽上砷化銦鎵證實其可行性。
IBM Research先進功能材料部門經理、CMOS專家Jean Fompeyrine表示：「我們以塊狀矽而非SOI晶圓片著手，首先放上氧化層，然後做一個溝槽通過下面的矽晶圓；接著以其為根源長出砷化銦鎵──這是可製造性非常高的程序。」
圖中的砷化銦鎵是從根源向上長出、帶有許多缺陷(左)，然後持續以水平方式無缺陷地跨越晶圓片生長；之後其末端以蝕刻方式去除，留下在標準矽基板(不須SOI)上埋入氧化層(buried oxide，BOX)頂部，完整的三五族材料非應變晶體電晶體通道(綠色)，以及金屬源極(source)、汲極(drain)以及閘極(灰色)。此外採用被氧化矽介電質層(interlayer dielectric，黃色)所包圍的高K介電質(紅色)
使用類似比利時微電子研究機構IMEC的方法，IBM的製程有個讓一切都不同的轉折；IMEC的長晶方法只有垂直式，但IBM是一開始垂直、然後讓砷化銦鎵轉往水平與內向。Fompeyrine表示，IBM製程終止了在垂直晶柱生長模式過程中，造成的晶格不匹配缺陷：「我們的方法利用了限制磊晶過度生長(confined epitaxial overgrowth)──或稱CELO──讓砷化銦鎵磊晶結構擁有非常低的缺陷度，這是超薄體(ultra-thin-body)與鰭式(fin-based)先進CMOS節點所需的。」
IBM展示了甚至可應用在標準矽基板FinFET上的限制磊晶過度生長(CELO)技術
過去IBM的研究人員是採用擁有多閘極金屬氧化半導體(MOS)場效電晶體(FET)的SOI晶圓片，不過它們並非正規的FinFET，因為有太多晶格不匹配的缺陷。新的CELO製程則擁有非常低的砷化銦鎵缺陷，讓IBM能同時以三五族材料製作平面與鰭式FET，其高速通道是在埋入氧化層(BOX)之上。
Fompeyrine 表示：「其他使用長寬比捕獲技術(aspect ratio trapping)的方法，像是IMEC，並非在晶圓片上長晶；而我們的CELO製程藉由溝槽中開始長晶而超前了一步。在那裡有許多缺陷，但出溝槽之後長晶的方向轉了九十度，成為缺陷非常少的平面長晶方向。」
表中顯示IBM相信，藉由沉積三五族電晶體通道，最終能解決所有突出的問題(綠色)
CELO技術能產出閘極先上自我對準(gate-first self-aligned) FinFET，具備超越類似尺寸矽電晶體的優異電氣特性；砷化銦鎵FinFET有100奈米長的閘極，50奈米寬度的鰭，250奈米寬度的觸點，厚度則為30奈米。因為只使用標準CMOS製程，IBM聲稱此三五族矽上CELO技術，擁有在先進CMOS製程節點量產的潛力。
編譯：Judith Cheng
Source:電子工程專輯
(參考原文： IBM Demos III-V FinFETs on Silicon，by R. Colin Johnson)
留言列表
生技醫療產業 (1)