International SEMATECH (ISMT)於公元2005年開始,將三維導線互連技術(3D Interconnects)列為首要挑戰性技術之排名榜上。發展TSV技術之主要驅動力在於導線長度之縮短,以提升訊號與電力之傳輸速度,在晶片微縮趨勢下,這些都是最具關鍵性之性能因素。TSV製程技術可將晶片或晶圓進行垂直堆疊,使導線連接長度縮短到等於晶片厚度,目前導線連接長度已減低到70μm。而且可將異質元件進行整合(Heterogeneous Integration of Different ICs),例如將記憶體堆疊於處理器上方,由於TSV垂直導線連接可減低寄生效應(Parasitic) (例如:雜散電容、藕合電感或電阻洩露等),可提供高速與低損耗之記憶體與處理器界面。如果搭配面積矩陣(Area Array)之構裝方式,則可提高垂直導線之連接密度。本文將根據最近所發表之相關文獻[1~16],針對TSV主要關鍵製程技術進行系統性探討,內容包括:導孔的形成(Via Formation)、導孔的填充(Via Filling)、晶圓接合(Wafer Bonding)、及各種TSV整合技術(Via Fist, Via Last)等。

SPIDERMAN 發表在 痞客邦 PIXNET 留言(0) 人氣()